삼성전자가 AI 반도체 기판 MLC 복합화 방향을 제안했습니다

9월 10일, 삼성전기 패키징 사업부 팀장 김상훈은 인천 송도 컨벤시아에서 열린 KPCA Show 국제 세미나 INSIGHT 2026에서 발표를 하며 AI 반도체 패키징 기판의 대형화, 고다층화에 대응하기 위한 다층 코어(MLC) 기술 방향을 제시했습니다.

김상훈은 과거에는 단일 코어(SLC) 방식으로 단일 CCL 두께를 증가시키는 방법을 사용했으나, 코어가 두꺼워짐에 따라 내부 비아와 회로 가공 난이도가 상승하고 비아 크기 축소에 제한이 있다고 언급했습니다. MLC는 CCL과 PPG 다층 조합 또는 두 개의 CCL 혼합 구조로 전환하여 강성을 동시에 높이고 배선 자유도를 향상시킬 수 있으며, PPG 층에 접지선 또는 신호 배선을 배치할 수 있습니다. 두 개의 CCL 사이에 접합층을 추가하면 기판을 더 안정적으로 지지할 수 있지만 공정이 더 복잡해집니다.

현재 양산에서 일반적으로 사용하는 돌기 간격은 90μm 이상이며, 85μm 정도가 인쇄 미세 납땜 볼 공정의 전환점이고, 80μm 근처에서는 난이도가 현저히 상승하며, 55--45μm 급은 금속 돌기로 전환될 가능성이 있습니다. 유리 코어는 또 다른 옵션으로, 강성이 더 높고 열 팽창 계수가 더 낮아 대형 패키징의 휘어짐을 줄이는 데 도움이 되지만, 취급의 취약성과 미세 구멍 도금 기술 문제를 해결해야 합니다. 기판은 신호 완전성, 전원 완전성 및 기계적 완전성을 동시에 충족해야 하며, 고성능 패키징 기판의 층수는 약 20층, 90mm 급에서 120mm 급 및 40층 이상으로 발전할 것입니다.