華為召開麒麟芯片交流會，發布麒麟 9050 系列

ChainCatcher 消息，華為於 10 月 12 日在上海舉行麒麟芯片技術交流會，時隔六年再次召開芯片層面技術溝通會，並系統介紹邏輯摺疊的量產進展。華為半導體業務無線終端芯片產品管理部部長徐松餘介紹，2027 年麒麟芯片已進入測試階段，測試結果符合預期；2023 年以來基於麒麟芯片的終端產品累計發貨已過億。

麒麟 9050 系列是首款基於邏輯摺疊技術打造的麒麟芯片。徐松餘介紹，邏輯摺疊並非簡單堆疊多顆芯片，而是在設計之初以三維視角進行系統設計，將多顆 DIE 作為完整芯片協同設計。該系列擁有超過 5000 萬混合鍵合，有效信號互連超過 500 萬，晶體管密度提升 53.5%。麒麟 9050 Pro 的 CPU 大核能效提升 41%，NPU 算力提升 140%；當前混合鍵合間距為 1.5 微米，華為計劃 2027 年進一步縮小至 1 微米。

會上公布的麒麟 9050 Pro 架構包括新一代靈犀 CPU、馬良 GPU 和達芬奇架構 NPU 等。該系列面向 Mobile Agent，採用端側大腦與小腦協同架構，支持 30B MoE 大模型在端側運行。新一代靈犀 CPU 採用 9 核 16 線程設計，CPU 多核性能提升 23%，新一代馬良 GPU 性能提升 40%。