화웨이 승텅 950PR 매트릭스 계산 속도는 H100의 43%에 불과합니다

반도체 연구 기관 SemiAnalysis가 화웨이의 승천 950PR 실측 결과를 발표했습니다. 이 기관은 1055개의 대형 모델에서 일반적으로 사용되는 행렬 계산을 선택했으며, 화웨이의 자체 하부 프로그램은 950PR이 도달 가능한 계산 능력의 86%를 발휘하도록 했습니다. 이는 엔비디아 H100의 75.5%보다 높은 수치입니다. 실제 연산 속도는 여전히 H100의 43%에 불과하며, 상대적으로 최신인 B300은 21%에 불과합니다. 이 성적은 아직 DeepSeek의 새로 이식된 연산자를 사용하지 않았습니다.

DeepSeek는 소프트웨어 측면에서 데이터 이동과 대기 시간을 줄이고 있습니다. 주의력 계산에서 FlashMLA가 저장소를 조정한 후, 원래 각각 읽어야 했던 두 개의 데이터를 한 번에 가져올 수 있게 되었습니다. TileLang은 칩이 계산하는 동안 다음 배치 데이터를 미리 로드할 수 있게 해줍니다. SemiAnalysis의 실측 결과, 자동 스케줄링으로 일부 소형 계산 작업의 소요 시간이 최대 약 40% 줄어들었습니다. DeepSeek는 MoE 전문가 통신을 담당하는 DeepEP도 이식했지만, 통신과 계산이 여전히 메모리 대역폭을 놓고 경쟁하게 되며, 화웨이는 펌웨어 개선을 계속할 계획입니다.

작년 DeepSeek는 화웨이 승천 칩을 사용하여 R2를 훈련하려고 시도했지만, 화웨이 엔지니어의 지원에도 불구하고 성공하지 못했습니다. 문제는 칩의 안정성, 카드 간 통신 및 소프트웨어 지원과 관련이 있었습니다. 올해 양측은 계속 협력하고 있으며, 9월 말 DeepSeek는 여섯 세트의 승천 적합 코드를 공개할 예정이며, 10월에는 화웨이가 DeepSeek의 모델 요구에 맞춰 차세대 칩 설계를 조정하고 있다는 소식이 전해졌습니다. 이번 테스트의 950PR은 주로 추론 입력 처리를 목표로 하며, DeepSeek는 가장 빠르면 연말에 대규모 사전 훈련에 사용할 950DT를 준비하고 있습니다. 이전에 양측은 천 카드 수준의 테스트를 수행했지만, 만 개 이상의 칩이 연속으로 대형 모델 훈련을 완료하려면 여전히 더 복잡한 협동 및 안정성 문제를 해결해야 합니다.