TSMC tăng tốc triển khai CPO, ngành công nghiệp lạc quan về việc hình thành định luật Moore mới
Theo báo cáo của tờ Công thương Đài Loan vào ngày 14 tháng 9, với khả năng tính toán của GPU và ASIC tiếp tục tăng vọt, các kết nối đồng truyền thống dần dần tiến gần đến giới hạn về tiêu thụ năng lượng và truyền tín hiệu, TSMC đang tăng tốc triển khai đóng gói quang học CPO. Ngành công nghiệp lạc quan rằng, nếu băng thông CPO duy trì tăng gấp đôi mỗi hai năm, có khả năng hình thành "Định luật Moore CPO" của thời đại AI. Phân tích ngành cho rằng, việc nâng cấp băng thông CPO chủ yếu có ba con đường, bao gồm tốc độ kênh đơn từ 200G tăng lên trên 400G, số lượng kênh quang từ 16 mở rộng lên 32, 64 trở lên, và áp dụng phân chia bước sóng đa truy cập WDM. Đến năm 2040, giá trị lý thuyết có thể đạt khoảng 128 lần so với giai đoạn hiện tại, với tính toán ở mức khoảng 3.2T, có không gian phát triển lên đến hàng trăm T trong dài hạn.TSMC trong vai trò kết nối quang đã mở rộng từ gia công wafer đến tích hợp hệ thống, từ 3DFabric, CoWoS, SoIC đến quang tử và CPO, dần dần tích hợp tính toán, bộ nhớ HBM và I/O tốc độ cao. Khi tín hiệu điện quang tốc độ cao vượt quá 200G, sau khi đi qua các đường đồng dài hơn như bảng mạch ABF, PCB và kết nối, sự suy giảm tín hiệu gia tăng, ngành công nghiệp đang phát triển theo hướng rút ngắn đường đồng và kéo dài đường quang. Về cấu trúc đóng gói, hiện tại động cơ quang đã được bố trí trên bảng mạch, bước tiếp theo có thể sẽ đặt CPO vào lớp trung gian, trong tương lai có thể sử dụng công nghệ SoIC để cho phép mạch tích hợp quang PIC và ASIC hướng tới tích hợp dọc 3D. Các nhà sản xuất cho biết, CPO vẫn cần vượt qua các rào cản về đóng gói, ghép quang và kiểm tra trước khi tiến tới sản xuất hàng loạt;