SK 海力士稱 3D DRAM 開發可利用代工工藝

ChainCatcher 消息，SK 海力士 9 日表示，下一代儲存器 3D DRAM 半導體開發可利用代工工藝。此前一日，該公司在利川園區 Supex 中心舉行的 2026 SK 海力士未來論壇上，副社長金慶勳、孫浩英提出 3D DRAM 主要技術方向，包括 DRAM 外圍電路採用邏輯代工工藝、最大化數據總線帶寬、超短距離傳輸等。

3D DRAM 是將原先平面鋪設的儲存單元垂直堆疊以提高集成度的下一代 DRAM。兩人表示，實現該技術除設計與發熱問題外，還需一並解決微細互連、鍵合、工藝整合等封裝領域難題。隨著前道與後道封裝、代工與儲存器技術邊界趨近，超越既有領域的共同優化將更重要。孫浩英稱，3D 技術正在改變晶圓廠與封裝的技術邊界，需與先進封裝技術創新一起，建立超越既有領域的優化與新協作體系。

同主題發表的高麗大學教授申昌煥表示，3D DRAM 不僅是晶片垂直堆疊，更是打破儲存器與邏輯邊界的技術；隨著器件微細化接近極限、系統與儲存器間數據移動帶來的時間與功耗增加，轉向 3D 技術不可避免，並提議以人工智慧聯動材料、器件、封裝、架構四領域的 3D 集成設計框架。SK 海力士社長郭魯正在致辭中稱，過去儲存器市場像比誰跑得更快的直線道路，現在則像時刻變化的彎道，除內部能力外，把握外部環境變化速度與方向並靈活適應也很重要。