Samsung Electronics điều chỉnh lộ trình DRAM thế hệ tiếp theo, đặt tên B1b là D0a

Theo báo cáo từ ZDNet Korea, Samsung Electronics đã điều chỉnh chiến lược DRAM thế hệ tiếp theo, đưa B1b, trước đây được phát triển dưới dạng dự án, vào lộ trình chính thức và đặt tên là DRAM D0a đầu tiên dưới 10 nanomet. Trước đây, D0a chỉ đề cập đến DRAM transistor thẳng đứng, hiện sản phẩm này được phân loại riêng là D0a-V. Việc đổi tên này nhằm tăng tốc độ đưa công nghệ đóng gói tiên tiến vào DRAM thông dụng.

B1b sẽ sản xuất các đơn vị lưu trữ và mạch điều khiển xung quanh trên các wafer khác nhau rồi sau đó kết nối lại, sử dụng phương pháp kết nối hỗn hợp wafer với wafer, kết nối trực tiếp qua đồng. Hiện tại, DRAM thương mại đã có là 1c, tức là thế hệ thứ 6 ở mức 10 nanomet, độ rộng khoảng 11 đến 12 nanomet; thế hệ tiếp theo 1d là thế hệ thứ 7 ở mức 10 nanomet, độ rộng khoảng 10 đến 11 nanomet, được coi là sản phẩm 10 nanomet cuối cùng về mặt thực tế, độ rộng liên quan thuộc về thuật ngữ tiếp thị chứ không phải kích thước vật lý thực tế. Transistor thẳng đứng có thể sắp xếp transistor bên trong đơn vị theo chiều dọc, giảm diện tích đơn vị từ 6F² xuống 4F², nhưng cần phải đối mặt với việc khắc tỉ lệ cao và dòng rò, độ khó phát triển cao hơn. Kết nối hỗn hợp wafer với wafer đã được ứng dụng sản xuất hàng loạt trong cảm biến hình ảnh CMOS và NAND xếp chồng cao.

Samsung Electronics đang đánh giá việc sử dụng B1b cho bộ nhớ băng thông cao thế hệ thứ 8 HBM5. HBM5 dự kiến sẽ được sản xuất hàng loạt vào khoảng năm 2029, với mục tiêu tăng tốc độ hoạt động hơn 50% so với HBM4E. Ngành công nghiệp ước tính, DRAM D0a dựa trên B1b sẽ thương mại hóa nhanh nhất sau khoảng hai năm, lịch trình đầu tư sản xuất cụ thể có thể được xác định vào giữa năm sau.