hbm

Theo ZDNet Korea ngày 20 tháng 10 dẫn nguồn từ ngành công nghiệp bán dẫn, công ty chip AI Groq đã được Nvidia thực chất mua lại và đang thúc đẩy việc đưa vào chip thế hệ tiếp theo công nghệ đóng gói 3D DRAM để thay thế giải pháp SRAM có tốc độ nhanh nhưng dung lượng nhỏ hơn. Groq được thành lập vào năm 2016 bởi Jonathan Ross, một nhà thiết kế TPU trước đây của Google, và theo báo cáo, công ty này đã bị Nvidia mua lại theo cách gián tiếp vào năm ngoái.Báo cáo cho biết, giải pháp mà Groq đang đánh giá là 3DS, tức là đóng gói dung lượng cao kết nối các chip DRAM theo chiều dọc thông qua lỗ xuyên silicon. Đóng gói 3D có thể xếp chồng nhiều chip trần theo chiều dọc và hoạt động như một chip, so với giải pháp phẳng thì giảm diện tích và tăng hiệu suất điện năng. 3DS và HBM đều sử dụng lỗ xuyên silicon, nhưng HBM tập trung vào tốc độ truyền tải, trong khi 3DS duy trì giao diện DRAM hiện có và tập trung vào việc mở rộng dung lượng. Một người trong ngành ẩn danh cho biết, Groq dự định sử dụng đóng gói 3D cho chip thế hệ tiếp theo, trong đó xếp chồng là DRAM chứ không phải SRAM; một người khác cho biết, nhu cầu thị trường đang chuyển sang chip có dung lượng lớn hơn, vì vậy Groq đã chọn DRAM có lợi thế hơn về dung lượng.

Theo báo cáo của Reuters, công đoàn Đài Loan của Micron tại Đào Viên đã thông báo vào ngày 20 tháng 10 rằng họ dự định sẽ phát động cuộc đình công vào thứ Năm tuần này để phản đối tranh chấp về tiền thưởng cho nhân viên và kế hoạch chia sẻ lợi nhuận, đồng thời ủng hộ công đoàn Đài Trung đang tiến hành đàm phán hòa giải với công ty.Hiện tại, công đoàn Đào Viên và Micron đã thất bại trong việc hòa giải vào tháng 9, và công đoàn này đã nhận được sự ủy quyền đình công từ các thành viên vào đầu tháng 10. Công đoàn Đài Trung đại diện cho bộ phận hoạt động lớn nhất của Micron tại Đài Loan, hiện vẫn đang đàm phán với công ty và chưa tiến hành bỏ phiếu về việc có đình công hay không. Micron có khoảng 15.000 nhân viên tại Đài Loan, chủ yếu sản xuất các thành phần quan trọng của máy chủ AI là DRAM và bộ nhớ băng thông cao (HBM). Công đoàn Đào Viên không nêu rõ thời gian cụ thể của cuộc đình công, lãnh đạo khu vực Đài Loan là Lai Ching-te đã kêu gọi cả hai bên chân thành thương thảo vào tuần trước.

Phó Tổng Giám đốc Micron Technology, Li Zhe, cho biết tại triển lãm bán dẫn Hàn Quốc SEDEX 2026 diễn ra tại COEX, Seoul, công ty đang phát triển bộ nhớ suy diễn biên EIM hướng tới AI vật lý. Ngành công nghiệp dự đoán sản phẩm này sẽ được sản xuất hàng loạt vào nửa cuối năm 2028. Micron đang nghiên cứu việc sử dụng EIM cho LPDDR6 để phục vụ nhu cầu DRAM tiêu thụ điện năng thấp cho xe tự lái, robot hình người, và đang thảo luận với các khách hàng chính về sản phẩm liên quan.Báo cáo của Khoa học và Công nghệ cho biết, EIM nằm giữa chip AI và bộ nhớ, phương pháp là xếp chồng LPDDR lên chip logic để xử lý dữ liệu suy diễn với tốc độ cao, kiến trúc tính toán vẫn chưa được công bố hoàn toàn. Li Zhe cho biết, hiện tại mô hình AI robot có khoảng 1 tỷ đến 2 tỷ tham số, nhu cầu băng thông không cao; sau khi các mô hình ngôn ngữ hình ảnh tiên tiến hơn xuất hiện, chỉ dựa vào LPDDR là không đủ, HBM cuối cùng sẽ được sử dụng cho robot hình người. Micron dự đoán, trong tương lai, robot hình người hiệu suất cao sẽ cần khoảng 200 GB DRAM và 4 TB bộ nhớ, trong khi robot phục vụ hiện tại khoảng 12 GB DRAM và 256 GB bộ nhớ.Giám đốc điều hành Micron, Sanjay Mehrotra, cho biết, dung lượng bộ nhớ của robot hình người đơn lẻ gấp khoảng 10 lần so với xe hơi thông thường L2+, ngành công nghiệp bộ nhớ có thể bước vào giai đoạn tăng trưởng nhu cầu kéo dài hàng chục năm từ khoảng năm 2030, lý do bao gồm việc cần xử lý đồng thời hàng trăm dữ liệu cảm biến và chạy các mô hình lớn tại chỗ để kiểm soát trong mili giây. Counterpoint Research dự đoán, nhu cầu DRAM cho robot hình người toàn cầu sẽ tăng từ khoảng 8300 Tbit trong năm nay lên khoảng 172.000 Tbit vào năm 2030.

NVIDIA đã yêu cầu Samsung Electronics, SK Hynix và Micron Technology sử dụng chip nền 3nm của TSMC để sản xuất NVHBM, trong khi chip lõi sẽ sử dụng công nghệ DRAM thế hệ thứ sáu. Samsung Electronics đã quyết định chấp nhận yêu cầu kỹ thuật của NVIDIA, nhưng không bình luận về các vấn đề liên quan đến khách hàng.

Samsung Electronics sẽ sử dụng quy trình 3 nanomet của TSMC để sản xuất chip nền HBM tùy chỉnh thế hệ tiếp theo cho NVIDIA. Đây là lần đầu tiên Samsung hợp tác với TSMC trong giai đoạn sản xuất HBM.NVIDIA yêu cầu Samsung, SK Hynix và Micron Technology sử dụng quy trình của TSMC để sản xuất chip nền NVHBM và sử dụng công nghệ DRAM thế hệ thứ sáu. Samsung dự định tiếp tục tự sản xuất HBM tiêu chuẩn và các sản phẩm tùy chỉnh cho khách hàng khác.

Theo báo cáo của DealSite, nhà sản xuất chip lưu trữ SK Hynix đang mở rộng sản xuất hàng loạt bộ nhớ băng thông cao thế hệ thứ sáu HBM4, trong khi một số chuyên gia trong ngành thiết bị cho rằng tốc độ mở rộng sản xuất chậm hơn dự kiến, một số đơn hàng thiết bị bổ sung dự kiến trong năm nay có thể bị hoãn đến năm sau.Các chuyên gia trong ngành thiết bị cho biết, một số thiết bị dự kiến giao trong nửa cuối năm nay đã có dấu hiệu trì hoãn, và kế hoạch đơn hàng tiếp theo vẫn chưa được xác định rõ. Một người giấu tên cho biết, một số thiết bị dự kiến đưa vào sử dụng trong năm nay có thể sẽ được chuyển sang năm sau, và vẫn chưa có dữ liệu xác nhận xem các thiết bị đã giao có hoạt động hết công suất hay không. Kế hoạch đầu tư liên quan đến HBM4 trong năm tới vẫn chưa được truyền đạt cụ thể cho một số đối tác, đơn hàng năm nay đã hoàn thành về cơ bản, nhưng chưa thấy tín hiệu rõ ràng về việc tăng hoặc giảm đầu tư. Báo cáo cho biết, mối liên hệ trực tiếp giữa lịch trình đầu tư thiết bị và vấn đề chất lượng sản phẩm vẫn chưa được xác nhận.Nhà nghiên cứu của Đại Tín Chứng Khoán, Liu Henggen, cho rằng lo ngại về việc khách hàng chính gặp vấn đề chất lượng HBM4 dẫn đến hiệu suất thấp hơn dự kiến là quá mức, có thể đã xuất hiện một số vấn đề ở giai đoạn sau, nhưng khó có thể coi đó là rủi ro không thể giải quyết, và cũng chưa đến giai đoạn thảo luận về bồi thường không tốt. Cũng có ý kiến trong ngành cho rằng, trong bối cảnh giá bộ nhớ chung tăng, một số đầu tư HBM có thể sẽ chuyển sang bộ nhớ chung. SK Hynix dự kiến sẽ ưu tiên đưa thiết bị sản xuất DRAM vào phòng sạch đầu tiên tại nhà máy wafer Y1 ở Yongin, ngành công nghiệp dự đoán dây chuyền sản xuất ban đầu sẽ sử dụng quy trình 10 nanomet thế hệ thứ sáu 1c, và công suất mới sẽ được phân bổ ưu tiên cho DRAM chung. Cũng có quan điểm cho rằng, chỉ dựa vào sự thay đổi lịch trình của một số thiết bị giai đoạn sau là chưa đủ để xác định việc sản xuất hàng loạt HBM4 bị cản trở, SK Hynix đã cung cấp mẫu HBM4 16 lớp cho các khách hàng chính.

Tài khoản pequityresearch đã đăng rằng, tổ chức nghiên cứu thuộc Bloomberg dự đoán, quy mô thị trường bộ nhớ băng thông cao sẽ đạt 641 tỷ USD vào năm 2030, cao hơn so với dự đoán trước đó là 260 tỷ USD.Dự đoán được tài khoản này trích dẫn cũng cho thấy, Bloomberg dự đoán giá HBM3E và HBM4 sẽ tăng từ 30% đến 45% vào năm 2027, giá trung bình của bộ nhớ băng thông cao sẽ tăng từ 15,46 USD vào năm 2026 lên 34,94 USD vào năm 2030.

TrendForce ngày 12 tháng 10 dẫn nguồn từ Chosun Biz báo cáo, với việc AI đóng gói chứa nhiều chip tính toán và lưu trữ hơn, lớp trung gian kết nối chip tính toán với HBM dự kiến sẽ lớn hơn đáng kể, việc tản nhiệt HBM thế hệ tiếp theo trở nên quan trọng hơn. Samsung Electronics đang chuẩn bị nhiều công nghệ để đối phó với thách thức tản nhiệt HBM4E dự kiến sẽ bắt đầu sản xuất hàng loạt vào năm tới.Hiện tại, diện tích lớp trung gian AI đã khoảng 5,5 lần diện tích lớn nhất mà máy khắc EUV có thể phơi sáng một lần là 858 mm vuông. Các chuyên gia trong ngành thiết bị bán dẫn dự đoán, lớp trung gian mang HBM có thể mở rộng lên đến 9 lần, 12 lần diện tích đó, cuối cùng khoảng 40 lần. Nguyên nhân bao gồm việc thu nhỏ quy trình bị hạn chế và sự phổ biến của đóng gói chiplet kiểu 2.5D, chip đơn lẻ với quy trình tiên tiến khó đáp ứng nhu cầu tính toán AI, nhiều chiplet tính toán và HBM được xếp chồng lên cùng một lớp trung gian.Samsung đang xem xét việc kết hợp liên kết đồng và khối đường dẫn nhiệt. Cái trước kết nối đồng với đồng trực tiếp thay thế các điểm nhô vi giữa các hạt DRAM xếp chồng, có thể thu hẹp khoảng cách giữa các lớp, làm cho việc xếp chồng mỏng hơn và cải thiện tản nhiệt, Samsung đã trình diễn vào tháng 3 năm 2026 tại NVIDIA GTC. Khối đường dẫn nhiệt chịu trách nhiệm thiết lập đường dẫn nhiệt chuyên dụng cho khu vực D2D PHY truyền tải tốc độ cao với GPU trên các hạt cơ sở HBM, Samsung đang xác minh với HBM4E và dự định áp dụng trong HBM5. Theo ETNews, iHBM của SK Hynix đã đặt vật liệu làm mát có độ dẫn nhiệt cao nhưng cách điện xung quanh khu vực D2D PHY nơi nhiệt tập trung, dự kiến có thể giảm điện trở nhiệt khoảng 30%.

Theo báo chí Hàn Quốc, Samsung Electronics đã ký thỏa thuận dài hạn về cung cấp bộ nhớ cho năm tới, với tỷ lệ bao phủ khoảng 75% đến 80%, trong đó bao gồm bộ nhớ băng thông cao. Báo cáo cho biết, Samsung Electronics đã hoàn tất phần lớn hợp đồng với các công ty công nghệ lớn như NVIDIA, Google, Microsoft.SK Hynix và Micron cũng đang tăng tốc để xác định lượng cung cấp và đã ký một loạt hợp đồng dài hạn quy mô lớn với các khách hàng chính. Samsung Electro-Mechanics được cho là gần ký thỏa thuận dài hạn trị giá 700 tỷ won Hàn Quốc với công ty điện tử Delta của Đài Loan để cung cấp tụ điện gốm đa lớp.

Theo báo cáo từ Reuters được Nikkei Asia trích dẫn, công đoàn đại diện cho nhân viên nhà máy Đài Loan của Micron Technology cho biết, vào thứ Tư đã nhận được quyền đình công từ các thành viên, với điểm tranh cãi là kế hoạch thưởng của công ty. Công đoàn cho biết, 1.994 thành viên đã bỏ phiếu ủng hộ đình công, chiếm 99% số người bỏ phiếu, thời gian đình công và các chi tiết khác vẫn đang được thảo luận. Micron có khoảng 15.000 nhân viên tại Đài Loan, Taoyuan và Taichung đều có công đoàn độc lập, hai công đoàn này đại diện cho hơn 80% nhân viên của Micron tại Đài Loan, nơi đây là cơ sở sản xuất lớn nhất của công ty.Đài Loan là nơi sản xuất quan trọng của Micron cho DRAM và bộ nhớ băng thông cao, các chip liên quan là thành phần quan trọng của máy chủ AI. Cuộc hòa giải với công đoàn Taoyuan đã không đạt được thỏa thuận vào tháng 9, trong khi công đoàn Taichung vẫn đang đàm phán. Micron đã thông báo vào tháng 9 rằng sẽ phát thưởng cho hơn 60.000 nhân viên toàn cầu trong năm tài chính 2026, cho biết công ty đã trải qua "một năm phi thường", trong đó nhân viên Đài Loan nhận được 1 triệu Đài tệ tiền thưởng, tương đương khoảng 31.400 USD. Công đoàn Taoyuan cho biết, kế hoạch này không đáp ứng yêu cầu thiết lập cơ chế chia sẻ lợi nhuận vĩnh viễn và chỉ trích Micron đã công bố thưởng mà không đạt được thỏa thuận với công đoàn trong thời gian hòa giải.

Chủ tịch và Giám đốc điều hành của AMD, Su Zifeng, đã đến tòa nhà văn phòng Samsung Electronics ở Seoul vào khoảng 4 giờ 44 phút chiều ngày 7 tháng 10, gặp gỡ Phó Chủ tịch Toàn Vĩnh Huyền, người đứng đầu bộ phận giải pháp thiết bị, cách lần thăm Hàn Quốc trước đó khoảng 7 tháng. Jack Huynh, người đứng đầu nhóm tính toán và đồ họa của AMD, và Phó Chủ tịch Joseph Macri đã đi cùng. Su Zifeng cho biết, hai bên sẽ thảo luận về mối quan hệ đối tác rộng hơn và cho biết Samsung có nhiều đối tác hợp tác; khi được hỏi liệu có gặp Lee Jae-yong hay không, cô cho biết không tiện tiết lộ.Trước khi thăm Samsung, Su Zifeng đã tham dự Ngày game thủ AMD tại Seoul, gọi Samsung và SK Hynix là những đối tác cung cấp cốt lõi, và cho biết đang lên kế hoạch cho chuỗi cung ứng dài hạn do nhu cầu trí tuệ nhân tạo gia tăng. Cô cho biết, thế hệ MI455 mới và hệ thống Helios đã bắt đầu được giao hàng và đều sử dụng HBM4, nhận được sự hỗ trợ từ hai công ty, hợp tác HBM sẽ không dừng lại ở thế hệ đầu tiên. Theo báo cáo, Instinct MI455X được trang bị 432GB HBM4, tăng 50% so với thế hệ trước MI355X với 288GB HBM3E. Cô cho biết nguồn cung bộ nhớ rất căng thẳng, đang làm việc với khách hàng để tối ưu hóa lượng sử dụng và yêu cầu các đối tác mở rộng sản xuất. TrendForce đã dự đoán vào ngày 29 tháng trước rằng, HBM và DRAM thông thường chia sẻ công suất quy trình tiên tiến hạn chế, tình trạng cung cấp căng thẳng có thể kéo dài đến năm sau.Theo báo cáo, hai bên đã ký một biên bản ghi nhớ vào tháng 3 năm nay tập trung vào việc cung cấp HBM4 và DDR5 thế hệ tiếp theo, xác định Samsung là nhà cung cấp chính HBM4 cho MI455X, và thảo luận về việc Samsung gia công sản xuất sản phẩm thế hệ tiếp theo của AMD. Toàn Vĩnh Huyền khi đó cho biết, Samsung có thể cung cấp đồng thời bộ nhớ, gia công và đóng gói.

Theo báo cáo của nhật báo kinh tế Hàn Quốc, sản phẩm bộ nhớ băng thông cao thế hệ tiếp theo "12 lớp HBM4E" của Samsung Electronics đã vượt qua kiểm tra chất lượng của NVIDIA và các nhà điều hành trung tâm dữ liệu quy mô lớn chính.

Theo báo cáo của truyền thông vào ngày 29 tháng 9, Phó Chủ tịch điều hành của Samsung Electronics, Kim Taewoo cho biết: Dự kiến vào năm tới, HBM sẽ chiếm gần 30% tổng công suất wafer của các nhà sản xuất DRAM, hiện tại tỷ lệ này khoảng 20%. Ông cho biết, HBM và DRAM truyền thống đang cạnh tranh cho cùng một công suất wafer, việc mở rộng sản xuất HBM có thể sẽ gây áp lực lên nguồn cung DRAM truyền thống.TrendForce trước đó đã dự đoán, đến cuối năm 2027, ba nhà cung cấp HBM lớn nhất toàn cầu sẽ đầu tư vào wafer HBM khoảng 30% tổng đầu tư wafer DRAM, nhưng tính theo dung lượng lưu trữ chỉ có thể đóng góp khoảng 13% tổng nguồn cung DRAM. Ngoài ra, theo báo cáo của truyền thông vào ngày 20 tháng 9, Samsung đã bắt đầu sản xuất hàng loạt HBM4 vào tháng 2 năm nay, và vào tháng 5 đã cung cấp mẫu HBM4E 12 lớp cho các khách hàng bao gồm Nvidia; ngành công nghiệp dự đoán lượng wafer HBM trung bình hàng tháng của Samsung sẽ tăng từ khoảng 180.000 wafer năm nay lên khoảng 250.000 wafer vào năm tới.TrendForce cũng cho biết vào cùng ngày, nhu cầu máy chủ AI vẫn tiếp tục, HBM và DRAM thông dụng sẽ vẫn chia sẻ công suất quy trình tiên tiến hạn chế, nguồn cung lưu trữ vào năm 2027 sẽ duy trì tình trạng căng thẳng, và đã điều chỉnh dự báo giá HBM năm 2027, dự kiến giá bán trung bình hỗn hợp sẽ tăng 121% so với năm trước. Do nguồn cung hạn chế và chi phí hệ thống tăng, HBM 8 lớp dự kiến sẽ trở thành giải pháp ưu tiên được nhiều nhà sản xuất đánh giá vào năm 2027, với giá bán mỗi Gb sẽ cao hơn khoảng 10% đến 20% so với sản phẩm 12 lớp.

Giám đốc điều hành của NVIDIA, Huang Renxun, sẽ gặp lại Chủ tịch Samsung Electronics, Lee Jae-yong, và Chủ tịch Tập đoàn SK, Choi Tae-won, vào lúc 6 giờ chiều ngày 28 tháng 9 theo giờ địa phương tại New York, cách khoảng hai tháng kể từ cuộc gặp của ba người vào tháng 7 tại San Francisco. Theo nguồn tin từ giới kinh doanh vào ngày 27, Lee Jae-yong và Choi Tae-won dự kiến sẽ tham dự bữa tiệc tối thường niên của Hiệp hội Hàn Quốc được tổ chức tại New York, trong khi Huang Renxun sẽ tham dự với tư cách là người nhận giải thưởng Van Fleet năm nay, Samsung Electronics đang thúc đẩy hợp tác liên quan với NVIDIA.Các vấn đề được ngành công nghiệp quan tâm bao gồm bộ nhớ băng thông cao. Có thông tin cho rằng, Phó Chủ tịch Bộ phận Giải pháp Thiết bị của Samsung Electronics, Quan Vĩnh Huyền, đã gặp gỡ Huang Renxun trong chuyến thăm Hàn Quốc vào tháng 6, hai bên đã thảo luận về hợp tác lâu dài cho bộ nhớ băng thông cao thế hệ tiếp theo như HBM4E, HBM5. Cuộc gặp ở New York cũng có thể liên quan đến dịch vụ gia công wafer và đóng gói tiên tiến, trong cuộc thảo luận tháng 6 cũng đã đề cập đến hợp tác gia công wafer thế hệ tiếp theo.

Theo báo cáo của ZDNet Korea ngày 28 tháng 9, Samsung Electronics đang tăng tốc xây dựng dây chuyền sản xuất đầu tiên (Ph1) tại khu công nghiệp P5 ở Bình Châu, và đang thảo luận với các nhà cung cấp thiết bị chính về việc chuyển thiết bị Ph1 từ kế hoạch ban đầu vào quý 3 năm sau lên quý 2 năm sau. P5 là cơ sở sản xuất bán dẫn thế hệ tiếp theo với mục tiêu đi vào sản xuất vào năm 2028, và đã bắt đầu xây dựng phòng sạch Ph1 vào quý 3 năm nay.Samsung Electronics trước đó đã đẩy nhanh việc hoàn thành xây dựng phòng sạch P5 Ph1 từ đầu năm sau xuống khoảng 6 tháng, do đó việc đưa thiết bị vào dự kiến sẽ diễn ra vào khoảng quý 3 năm sau. Các chuyên gia trong ngành cho biết, thời gian bắt đầu chuyển thiết bị dự kiến sẽ được đẩy lên từ tháng 7 đến tháng 8 năm sau xuống khoảng tháng 5 đến tháng 6 năm sau; một số người khác cho biết, Samsung thậm chí đã đề xuất giao thiết bị vào quý 1 năm sau, lưu trữ tạm thời tại các địa điểm khác, cho thấy ý định đầu tư sớm của họ rất mạnh mẽ.Cuộc thảo luận về đầu tư giai đoạn thứ hai của P5 (Ph2) cũng đang được tiến hành. Hiện tại, Ph1 có khả năng được xây dựng cho dây chuyền sản xuất DRAM và HBM, trong khi Ph2 có khả năng được xây dựng cho dây chuyền sản xuất NAND tiên tiến bao gồm thế hệ thứ mười (V10). Các chuyên gia trong ngành thiết bị cho biết, đơn đặt hàng chính thức vẫn chưa được phát hành, nhưng Samsung đã thảo luận với các đối tác để xây dựng Ph2 thành dây chuyền sản xuất NAND, và do chu kỳ giao hàng thiết bị dài, yêu cầu chuẩn bị sẵn các linh kiện liên quan. Các báo cáo cho thấy, các công ty công nghệ lớn trên toàn cầu đang tăng cường đơn hàng DRAM và NAND hiệu suất cao cho cơ sở hạ tầng AI, trong khi năng lực sản xuất của các công ty lưu trữ như Samsung bị hạn chế. Trong cuộc gọi hội nghị về kết quả kinh doanh quý 2 vào tháng 7, Samsung đã cho biết rằng nhu cầu không được đáp ứng trong năm nay sẽ kéo dài đến năm sau, và tình trạng thiếu hụt cung sẽ nghiêm trọng hơn năm nay, và dự kiến tình trạng thiếu hụt sẽ kéo dài đến năm 2028.

Theo báo cáo từ ZDNet Korea, Samsung Electronics đã điều chỉnh chiến lược DRAM thế hệ tiếp theo, đưa B1b, trước đây được phát triển dưới dạng dự án, vào lộ trình chính thức và đặt tên là DRAM D0a đầu tiên dưới 10 nanomet. Trước đây, D0a chỉ đề cập đến DRAM transistor thẳng đứng, hiện sản phẩm này được phân loại riêng là D0a-V. Việc đổi tên này nhằm tăng tốc độ đưa công nghệ đóng gói tiên tiến vào DRAM thông dụng.B1b sẽ sản xuất các đơn vị lưu trữ và mạch điều khiển xung quanh trên các wafer khác nhau rồi sau đó kết nối lại, sử dụng phương pháp kết nối hỗn hợp wafer với wafer, kết nối trực tiếp qua đồng. Hiện tại, DRAM thương mại đã có là 1c, tức là thế hệ thứ 6 ở mức 10 nanomet, độ rộng khoảng 11 đến 12 nanomet; thế hệ tiếp theo 1d là thế hệ thứ 7 ở mức 10 nanomet, độ rộng khoảng 10 đến 11 nanomet, được coi là sản phẩm 10 nanomet cuối cùng về mặt thực tế, độ rộng liên quan thuộc về thuật ngữ tiếp thị chứ không phải kích thước vật lý thực tế. Transistor thẳng đứng có thể sắp xếp transistor bên trong đơn vị theo chiều dọc, giảm diện tích đơn vị từ 6F² xuống 4F², nhưng cần phải đối mặt với việc khắc tỉ lệ cao và dòng rò, độ khó phát triển cao hơn. Kết nối hỗn hợp wafer với wafer đã được ứng dụng sản xuất hàng loạt trong cảm biến hình ảnh CMOS và NAND xếp chồng cao.Samsung Electronics đang đánh giá việc sử dụng B1b cho bộ nhớ băng thông cao thế hệ thứ 8 HBM5. HBM5 dự kiến sẽ được sản xuất hàng loạt vào khoảng năm 2029, với mục tiêu tăng tốc độ hoạt động hơn 50% so với HBM4E. Ngành công nghiệp ước tính, DRAM D0a dựa trên B1b sẽ thương mại hóa nhanh nhất sau khoảng hai năm, lịch trình đầu tư sản xuất cụ thể có thể được xác định vào giữa năm sau.

Trong tập 166 của podcast BidClub, nhà thiết kế chip Bubble boi cho biết, bộ nhớ flash băng thông cao về mặt kỹ thuật có sức hấp dẫn, nhưng thiếu các trường hợp sử dụng trung tâm dữ liệu quyết định. Thông tin mà anh đưa ra là, khách hàng chính mà anh nghe nói là những khách hàng Trung Quốc khó có thể tiếp cận hoặc sản xuất HBM cao cấp.Bubble boi cho biết, HBF và độ trễ bộ nhớ flash AI cao cấp đều khoảng 5 micro giây, băng thông thấp hơn HBM, chi phí mỗi bit thấp hơn nhưng tổng chi phí có thể tương đương. Anh cho rằng khách hàng rõ ràng nhất là những người không thể tiếp cận HBM, điều này phù hợp với nhu cầu Trung Quốc mà anh nghe từ hai đến ba người, vì họ không thể sản xuất đầy đủ bộ tăng tốc, hoặc sẵn sàng chấp nhận sản phẩm không theo thông số kỹ thuật hàng đầu.

Theo báo cáo của Money Today vào ngày 21 tháng 9, Samsung Electronics đang thúc đẩy mở rộng năng lực sản xuất quy trình tiên tiến trong lĩnh vực gia công wafer do sự tăng trưởng của thị trường HBM, nhằm đáp ứng nhu cầu gia tăng đối với chip nền HBM4 đang được đánh giá để mở rộng quy trình 4 nanomet. HBM4 của Samsung bao gồm chip DRAM lõi thế hệ 6 (1c) ở mức 10 nanomet và chip nền logic 4 nanomet, chip nền chịu trách nhiệm trao đổi dữ liệu tốc độ cao với GPU và các bộ tăng tốc AI khác.Khác với SK Hynix sử dụng quy trình 12 nanomet của TSMC, Samsung sử dụng quy trình 4 nanomet tự sản xuất cho chip nền HBM4. Dây chuyền sản xuất này đã hoạt động hết công suất và nhận đơn hàng từ Nvidia Groq 3 LPU, công ty gần đây đã điều chỉnh tăng giá cho các đơn hàng mới 4 nanomet và chip nền HBM4. Samsung dự kiến doanh thu HBM4 trong quý ba sẽ tăng hơn 3 lần so với quý trước, và tỷ lệ HBM4 trong doanh thu HBM nửa cuối năm sẽ cao hơn 60%. Việc mở rộng sản xuất P4 tại Pyeongtaek chủ yếu sẽ được sử dụng cho DRAM 1c cho HBM, hơn một nửa năng lực sản xuất 4 nanomet trong gia công wafer đã được phân bổ cho chip nền HBM4.HBM4E cũng sử dụng chip nền 4 nanomet, Samsung đã cung cấp mẫu cho khách hàng vào tháng 5. Công ty cũng đang đánh giá việc xây dựng dây chuyền sản xuất mới 2 nanomet cho HBM5, với mục tiêu sử dụng cấu trúc GAA quy trình 2 nanomet và tăng mật độ TSV, nhằm nâng cao tốc độ hoạt động hơn 50% so với HBM4E. Citigroup dự đoán nhu cầu HBM toàn cầu năm tới sẽ đạt 75,2 tỷ Gb, tăng 62% so với năm trước, cung cấp khoảng 59,4 tỷ Gb, thiếu hụt khoảng 21%.

Theo báo cáo của Seoul Economic, Samsung Electronics dự kiến sẽ mở rộng sản lượng bộ nhớ băng thông cao thế hệ thứ sáu HBM4 và thế hệ thứ bảy HBM4E trong năm tới ít nhất gấp đôi so với năm nay. Công ty dự định tăng lượng kính nền cần thiết cho việc gia công DRAM HBM từ 20.000 tấm mỗi tháng năm nay lên 50.000 tấm mỗi tháng vào năm tới, tăng 2,5 lần so với năm nay. Nhu cầu hàng tháng cho kính nền này vào năm ngoái khoảng 10.000 tấm, năm nay đã gấp đôi so với năm ngoái.HBM4 và HBM4E mà Samsung Electronics tập trung mở rộng sản xuất chủ yếu là các sản phẩm có độ chồng chất cao từ 12 lớp trở lên. Công ty đã bắt đầu sản xuất hàng loạt HBM4 sử dụng DRAM thế hệ thứ sáu 10nm (1c) và chip nền quy trình 4nm từ tháng 2 năm nay, và vào tháng 5 đã cung cấp mẫu HBM4E 12 lớp cho các khách hàng như NVIDIA. Ngành công nghiệp dự đoán, tính theo lượng wafer trung bình hàng tháng, công suất HBM của Samsung Electronics sẽ tăng từ khoảng 180.000 tấm năm nay lên khoảng 250.000 tấm vào năm tới, tăng gần 40%; tỷ lệ xuất khẩu của dòng sản phẩm HBM4 có thể tăng từ khoảng 40% năm nay lên khoảng 80% vào năm tới.