AMD 披露 2 奈米伺服器處理器佈局，目標 2027 年量產

ChainCatcher 消息，AMD 在 In Depth 技術論壇披露伺服器處理器及晶粒互連佈局。Venice 採用台積電 N2 製程與 CoWoS-L 先進封裝，並導入高架扇出橋接（EFB），後續 Verano 將採用 N2P 製程。AMD 伺服器架構主管 Mahesh Subramony 表示，隨著運算核心增加，晶粒間需要傳輸更多數據，EFB 透過短距離互連降低功耗與延遲。AMD 預計，數據中心 CPU 市場規模將由 2025 年約 260 億美元增至 2030 年約 2200 億美元，年複合增長率超過 50%。

封裝合作方面，日月光與矽品參與晶圓級 2.5D 橋接互連開發及驗證，AMD 與力成已完成面板級 EFB 互連驗證。AMD 於 2026 年 5 月宣布，將在台灣產業體系投資超過 100 億美元，擴大策略合作及先進封裝能力。產品進度方面，Venice SP7 平台已出貨，面向企業市場的 SP8 預計 2027 年上半年供貨，Verano 與 Venice-X 排定同年下半年推出，相關伺服器處理器產品以 2027 年量產為目標。