混合鍵合

ChainCatcher 消息，据 ZDNet Korea 報導，三星電子調整下一代 DRAM 策略，將此前以項目形式開發的 B1b 納入正式路線圖，並命名為首款 10 奈米以下 DRAM D0a。此前 D0a 指垂直晶體管 DRAM，現該產品被單獨歸類為 D0a-V。此次更名是為加快在通用 DRAM 中導入先進封裝。B1b 將儲存單元與周邊驅動電路分別在不同晶圓上製造後再鍵合，採用晶圓對晶圓混合鍵合，通過銅互連直接連接。目前已商用 DRAM 為 1c，即第 6 代 10 奈米級、線寬約 11 至 12 奈米；下一代 1d 為第 7 代 10 奈米級、線寬約 10 至 11 奈米，被視為事實上最後的 10 奈米級產品，相關線寬屬於行銷用語而非實際物理尺寸。垂直晶體管可將單元內晶體管垂直佈置，把單元面積從 6F² 縮至 4F²，但需應對高深寬比刻蝕和漏電流，開發難度較高。晶圓對晶圓混合鍵合已在 CMOS 圖像感測器和高堆疊 NAND 中量產應用。三星電子正評估將 B1b 用於第 8 代高帶寬記憶體 HBM5。HBM5 預計約 2029 年量產，目標是較 HBM4E 將運行速度提高 50% 以上。業界估計，基於 B1b 的 D0a DRAM 最快約兩年後商用，具體量產投資日程或於明年年中確定。