BTC $76,590.35 -4.26%
ETH $2,190.09 -5.41%
BNB $699.80 -6.22%
XRP $1.21 -7.09%
SOL $93.75 -6.00%
TRX $0.3558 +8.11%
DOGE $0.0738 -5.22%
ADA $0.1865 -5.71%
BCH $270.57 -4.57%
LINK $10.50 -8.15%
HYPE $89.23 +13.39%
AAVE $119.37 -7.82%
SUI $0.8524 -7.15%
XLM $0.1608 -4.24%
ZEC $1,230.83 -1.91%
AAPL $350.43 +1.01%
AMZN $225.20 -10.93%
GOOGL $280.12 -4.26%
MSFT $524.58 -4.41%
META $615.50 -0.02%
NVDA $207.75 -2.47%
TSLA $394.35 -1.19%
SNDK $1,271.95 -5.69%
INTC $70.51 -23.17%
SPCX $139.10 -2.53%
MU $894.76 -5.76%
AMD $524.94 -5.77%
BTC $76,590.35 -4.26%
ETH $2,190.09 -5.41%
BNB $699.80 -6.22%
XRP $1.21 -7.09%
SOL $93.75 -6.00%
TRX $0.3558 +8.11%
DOGE $0.0738 -5.22%
ADA $0.1865 -5.71%
BCH $270.57 -4.57%
LINK $10.50 -8.15%
HYPE $89.23 +13.39%
AAVE $119.37 -7.82%
SUI $0.8524 -7.15%
XLM $0.1608 -4.24%
ZEC $1,230.83 -1.91%
AAPL $350.43 +1.01%
AMZN $225.20 -10.93%
GOOGL $280.12 -4.26%
MSFT $524.58 -4.41%
META $615.50 -0.02%
NVDA $207.75 -2.47%
TSLA $394.35 -1.19%
SNDK $1,271.95 -5.69%
INTC $70.51 -23.17%
SPCX $139.10 -2.53%
MU $894.76 -5.76%
AMD $524.94 -5.77%

ram

すべて
記事
速報

first_img AIチップ会社Groqは次世代チップに3DスタッキングDRAMを導入することを計画しています。

ZDNet Korea の 10 月 20 日の報道によると、英偉達に実質的に買収された AI チップ会社 Groq は、次世代チップに DRAM 三次元スタッキングパッケージを導入することを進めており、速度が速いが容量が小さい SRAM ソリューションに代わるものです。Groq は前 Google TPU デザイナーの Jonathan Ross によって 2016 年に設立され、昨年英偉達に間接的に買収されたと報じられています。報道によれば、Groq が評価しているソリューションは 3DS であり、シリコンビアを通じて DRAM チップを垂直に接続する高容量パッケージです。三次元パッケージは複数の裸チップを垂直にスタッキングし、一つのチップとして機能させることができ、平面ソリューションに比べて面積を縮小し、電力効率を向上させます。3DS と HBM はどちらもシリコンビアを使用していますが、HBM は伝送速度に重点を置き、3DS は既存の DRAM インターフェースを維持し、容量の拡張に焦点を当てています。匿名の業界関係者は、Groq が次世代チップに三次元パッケージを採用する計画であり、スタッキングされるのは SRAM ではなく DRAM であると述べています。別の関係者は、市場の需要がより大容量のチップにシフトしているため、Groq は容量で優位性のある DRAM を選択したと述べています。

first_img 企業支出管理プラットフォーム Ramp が全員 AI ワークスペース Glass を発表しました。

企業支出管理プラットフォームRampの共同創設者兼共同CEOであるEric Glymanは、10月13日に投稿し、全社向けのAIワークスペースGlassを発表しました。Glymanは、すべての従業員に最良のモデルと最大のトークンを提供することは、AIネイティブ企業になることを意味しないと述べました。彼は、2026年5月のある週にRampが150万ドルのトークンを消費し、その後、小さなチームが最もAIを使いこなす従業員が独自に構築した環境を全員が利用できる作業方式にしたと述べました。Glassは、空白の対話から始めるのではなく、会社が既に持っている知識から始めることを主張しています。投稿時点で、323名の従業員がGlass内のコンテンツを6,500回以上編集しました。機能リクエストに関しては、過去は毎月約300件を手動でSalesforceに入力していましたが、5月にある顧客マネージャーがプロンプトをGlassに保存した後、現在は毎月約20,000件をキャッチし、顧客の求める機能のオンライン化について5,000通以上のメールを送信しています。製品はLinear、Notion、Google、Slack、Gongなどの企業知識に接続をサポートし、複数人が同じ会話に参加して協力することを可能にします。Rampは自身の作業を移行した後、請求書が30%減少し、現在は第一批企業向けに開通を進めています。

first_img サムスン電子の幹部:来年、HBMがDRAMウェハー生産能力のほぼ三割を占めると予想しています

財聯社が報じたところによると、現地時間9月29日、三星電子の執行副社長Kim Taewooは、来年のHBMがDRAMメーカーのウェーハ総生産能力の約30%を占めると予想しており、現在その割合は約20%であると述べました。彼は、HBMと従来のDRAMが同じウェーハ生産能力を争っており、HBMの生産を拡大すると従来のDRAMの供給が圧迫される可能性があると述べました。TrendForceは以前、2027年末までに世界の三大HBM供給者のHBMウェーハ投入量がDRAMウェーハ総投入量の約30%を占めると予測していますが、ストレージ容量で計算すると、DRAM総供給量の約13%しか貢献できないとしています。また、9月20日の報道によると、三星は今年2月からHBM4の量産出荷を開始し、5月にはNVIDIAを含む顧客に12層HBM4Eサンプルを提供しました。業界では、三星のHBMの月平均ウェーハ投入量が今年の約18万枚から来年の約25万枚に増加すると予想されています。TrendForceは同日、AIサーバーの需要が続いており、HBMと汎用DRAMは依然として限られた先進プロセスの生産能力を共有すると述べ、2027年のストレージ供給は引き続き厳しい状況が続くとし、2027年のHBM価格予想を引き上げ、混合平均販売価格が前年比で121%上昇すると予測しています。供給が限られ、システムコストが上昇する影響を受けて、8層HBMは2027年に多くのメーカーが優先的に評価する方案となる見込みで、その価格は12層製品よりも約10%から20%高くなると予想されています。

first_img 分析:1b DRAM 単位面積価値は台積電を超えた 2 ナノ

半導体分析機関 Kernel Insight:人工知能の需要が DRAM 価格を歴史的高水準に維持させており、最新のプロセス DRAM の単位面積販売価値はすでに台積電の N2、N3 ウェハ価格を上回っています。この機関は台積電の 300 ミリメートル N3 ウェハ価格を 2 万ドル、N2 を 3 万ドルと推定しており、名目価格はそれぞれ約毎平方ミリメートル 0.283 ドルと 0.424 ドルで、エッジロス、切断ロス、歩留まりおよび欠陥は考慮されていません。毎 Gb 1.50 ドルおよび世代ビット密度で計算すると、1y DRAM は毎平方ミリメートル 0.329 ドル、1z は 0.410 ドル、1b は 0.654 ドルで、N2 よりも 50% 以上高くなっています。10 ナノメートル級プロセスは 1y、1z、1a、1b の順に段階的に微細化されています。上記の毎 Gb 価格は現物に近いと仮定されており、DRAMeXchange のデータによると、9 月 21 日の 16Gb DDR5 eTT チップの平均取引価格は 24.80 ドルで、約毎 Gb 1.55 ドルに相当します。比較基準には差異があります。台積電の数字は顧客が支払うウェハのファウンドリ価格であり、DRAM の数字は完成品販売の総販売潜在力であり、先進パッケージコストは考慮されていません;台積電の実際の供給価格は注文量や契約によって変動します。DRAM 指標は小口現物価格に基づいており、三星電子、SK ハイニックス、マイクロンの収益主体の長期契約価格とは異なります。非公開の固定取引価格は最近強含みであり、まだ現物価格に完全に反映されていない場合、メモリメーカーのウェハ単位価格の先行幅はさらに大きくなる可能性があります。

first_img サムスン電子は次世代DRAMロードマップを調整し、B1bをD0aと命名しました。

ZDNet Korea の報道によると、サムスン電子は次世代 DRAM 戦略を調整し、以前プロジェクト形式で開発されていた B1b を正式なロードマップに組み込み、初の 10 ナノメートル未満 DRAM D0a と名付けました。以前の D0a は垂直トランジスタ DRAM を指していましたが、現在この製品は D0a-V として単独で分類されています。この名称変更は、汎用 DRAM における先進的なパッケージングの導入を加速するためです。B1b は、ストレージセルと周辺ドライバ回路を異なるウェハ上で製造した後に接合し、ウェハ対ウェハの混合接合を採用し、銅相互接続で直接接続します。現在商用化されている DRAM は 1c で、これは第 6 世代 10 ナノメートル級、ライン幅は約 11 から 12 ナノメートルです。次世代 1d は第 7 世代 10 ナノメートル級、ライン幅は約 10 から 11 ナノメートルで、事実上最後の 10 ナノメートル級製品と見なされています。関連するライン幅はマーケティング用語であり、実際の物理的サイズではありません。垂直トランジスタは、セル内のトランジスタを垂直に配置することで、セル面積を 6F² から 4F² に縮小できますが、高深幅比エッチングと漏れ電流に対処する必要があり、開発難易度は高いです。ウェハ対ウェハの混合接合は、CMOS イメージセンサーや高積層 NAND で量産応用されています。サムスン電子は B1b を第 8 世代高帯域幅メモリ HBM5 に使用することを評価しています。HBM5 は約 2029 年に量産される見込みで、HBM4E に比べて動作速度を 50% 以上向上させることを目指しています。業界では、B1b に基づく D0a DRAM は最速で約 2 年後に商用化されると見込まれており、具体的な量産投資スケジュールは来年の中頃に決定される可能性があります。
app_icon
ChainCatcher Building the Web3 world with innovations.