dram

Theo báo cáo của Đọc Gia, ứng dụng ngắn của ByteDance, ứng dụng Hong Guo Duan Ju đã ra mắt tính năng "Xiao Guo AI". Tính năng này đã trải qua một thời gian thử nghiệm và hiện đã chính thức ra mắt, dựa trên mô hình lớn Dou Bao, trong ứng dụng được ghi chú là Hong Guo AI BOT, định vị là trợ lý AI tìm kiếm kịch bản trong lĩnh vực ngắn, cung cấp tìm kiếm và gợi ý kịch bản. Báo cáo cho biết, đây là lần đầu tiên Hong Guo kết nối AI đối thoại vào cảnh tìm kiếm kịch bản của người dùng ngoài sản xuất kịch bản ngắn AI.Theo thử nghiệm thực tế của Đọc Gia, cửa vào chính nằm trong thanh tìm kiếm của ứng dụng, nhấp vào đó sẽ vào trang đối thoại, khu vực bình luận cũng có thể hỏi qua @Xiao Guo AI. Trang có các câu hỏi nhanh, chẳng hạn như "Những bộ phim ngắn nào đang được mọi người theo dõi" và "Sự khác biệt giữa phim ngắn nam và phim ngắn nữ là gì". Khi người dùng nhập từ khóa, sẽ trả về danh sách gợi ý, bảng xếp hạng phim ngắn hot và độ nóng của kịch bản, trong phản hồi của AI có thể hiện thẻ phim ngắn với nút phát, nhấp vào đó sẽ chuyển đến xem.Công cụ này dựa trên mô hình sinh và plugin tìm kiếm, trả về tên phim, tóm tắt nội dung, poster, độ hot, kênh phát sóng và các thông tin khác theo từ khóa và sở thích xem phim. Từ phản hồi của người dùng, nó còn có thể ghi lại yêu cầu theo dõi và gửi thông báo khi mùa mới của kịch bản được mở đặt trước.

Theo ZDNet Korea ngày 20 tháng 10 dẫn nguồn từ ngành công nghiệp bán dẫn, công ty chip AI Groq đã được Nvidia thực chất mua lại và đang thúc đẩy việc đưa vào chip thế hệ tiếp theo công nghệ đóng gói 3D DRAM để thay thế giải pháp SRAM có tốc độ nhanh nhưng dung lượng nhỏ hơn. Groq được thành lập vào năm 2016 bởi Jonathan Ross, một nhà thiết kế TPU trước đây của Google, và theo báo cáo, công ty này đã bị Nvidia mua lại theo cách gián tiếp vào năm ngoái.Báo cáo cho biết, giải pháp mà Groq đang đánh giá là 3DS, tức là đóng gói dung lượng cao kết nối các chip DRAM theo chiều dọc thông qua lỗ xuyên silicon. Đóng gói 3D có thể xếp chồng nhiều chip trần theo chiều dọc và hoạt động như một chip, so với giải pháp phẳng thì giảm diện tích và tăng hiệu suất điện năng. 3DS và HBM đều sử dụng lỗ xuyên silicon, nhưng HBM tập trung vào tốc độ truyền tải, trong khi 3DS duy trì giao diện DRAM hiện có và tập trung vào việc mở rộng dung lượng. Một người trong ngành ẩn danh cho biết, Groq dự định sử dụng đóng gói 3D cho chip thế hệ tiếp theo, trong đó xếp chồng là DRAM chứ không phải SRAM; một người khác cho biết, nhu cầu thị trường đang chuyển sang chip có dung lượng lớn hơn, vì vậy Groq đã chọn DRAM có lợi thế hơn về dung lượng.

Theo báo cáo của Reuters, công đoàn Đài Loan của Micron tại Đào Viên đã thông báo vào ngày 20 tháng 10 rằng họ dự định sẽ phát động cuộc đình công vào thứ Năm tuần này để phản đối tranh chấp về tiền thưởng cho nhân viên và kế hoạch chia sẻ lợi nhuận, đồng thời ủng hộ công đoàn Đài Trung đang tiến hành đàm phán hòa giải với công ty.Hiện tại, công đoàn Đào Viên và Micron đã thất bại trong việc hòa giải vào tháng 9, và công đoàn này đã nhận được sự ủy quyền đình công từ các thành viên vào đầu tháng 10. Công đoàn Đài Trung đại diện cho bộ phận hoạt động lớn nhất của Micron tại Đài Loan, hiện vẫn đang đàm phán với công ty và chưa tiến hành bỏ phiếu về việc có đình công hay không. Micron có khoảng 15.000 nhân viên tại Đài Loan, chủ yếu sản xuất các thành phần quan trọng của máy chủ AI là DRAM và bộ nhớ băng thông cao (HBM). Công đoàn Đào Viên không nêu rõ thời gian cụ thể của cuộc đình công, lãnh đạo khu vực Đài Loan là Lai Ching-te đã kêu gọi cả hai bên chân thành thương thảo vào tuần trước.

Phó Tổng Giám đốc Micron Technology, Li Zhe, cho biết tại triển lãm bán dẫn Hàn Quốc SEDEX 2026 diễn ra tại COEX, Seoul, công ty đang phát triển bộ nhớ suy diễn biên EIM hướng tới AI vật lý. Ngành công nghiệp dự đoán sản phẩm này sẽ được sản xuất hàng loạt vào nửa cuối năm 2028. Micron đang nghiên cứu việc sử dụng EIM cho LPDDR6 để phục vụ nhu cầu DRAM tiêu thụ điện năng thấp cho xe tự lái, robot hình người, và đang thảo luận với các khách hàng chính về sản phẩm liên quan.Báo cáo của Khoa học và Công nghệ cho biết, EIM nằm giữa chip AI và bộ nhớ, phương pháp là xếp chồng LPDDR lên chip logic để xử lý dữ liệu suy diễn với tốc độ cao, kiến trúc tính toán vẫn chưa được công bố hoàn toàn. Li Zhe cho biết, hiện tại mô hình AI robot có khoảng 1 tỷ đến 2 tỷ tham số, nhu cầu băng thông không cao; sau khi các mô hình ngôn ngữ hình ảnh tiên tiến hơn xuất hiện, chỉ dựa vào LPDDR là không đủ, HBM cuối cùng sẽ được sử dụng cho robot hình người. Micron dự đoán, trong tương lai, robot hình người hiệu suất cao sẽ cần khoảng 200 GB DRAM và 4 TB bộ nhớ, trong khi robot phục vụ hiện tại khoảng 12 GB DRAM và 256 GB bộ nhớ.Giám đốc điều hành Micron, Sanjay Mehrotra, cho biết, dung lượng bộ nhớ của robot hình người đơn lẻ gấp khoảng 10 lần so với xe hơi thông thường L2+, ngành công nghiệp bộ nhớ có thể bước vào giai đoạn tăng trưởng nhu cầu kéo dài hàng chục năm từ khoảng năm 2030, lý do bao gồm việc cần xử lý đồng thời hàng trăm dữ liệu cảm biến và chạy các mô hình lớn tại chỗ để kiểm soát trong mili giây. Counterpoint Research dự đoán, nhu cầu DRAM cho robot hình người toàn cầu sẽ tăng từ khoảng 8300 Tbit trong năm nay lên khoảng 172.000 Tbit vào năm 2030.

NVIDIA đã yêu cầu Samsung Electronics, SK Hynix và Micron Technology sử dụng chip nền 3nm của TSMC để sản xuất NVHBM, trong khi chip lõi sẽ sử dụng công nghệ DRAM thế hệ thứ sáu. Samsung Electronics đã quyết định chấp nhận yêu cầu kỹ thuật của NVIDIA, nhưng không bình luận về các vấn đề liên quan đến khách hàng.

Cơ quan nghiên cứu thị trường Counterpoint Research và TrendForce vào ngày 18 cho biết, nhà sản xuất DRAM Trung Quốc Changxin Storage dự kiến sẽ mở rộng công suất wafer hàng tháng từ khoảng 320.000 wafer hiện tại lên 420.000 wafer vào năm 2027, tăng thêm khoảng 100.000 wafer trong hơn một năm, với tỷ lệ tăng trưởng đạt 31,3%.Ngành công nghiệp dự kiến, công suất wafer DRAM hàng tháng của Changxin Storage sẽ đạt từ 500.000 đến 600.000 wafer vào cuối năm 2028. Nếu tính theo mức tối đa 600.000 wafer, sẽ tăng thêm 280.000 wafer so với mức hiện tại, với tỷ lệ tăng trưởng khoảng 87,5%.

Theo báo cáo của DealSite, nhà sản xuất chip lưu trữ SK Hynix đang mở rộng sản xuất hàng loạt bộ nhớ băng thông cao thế hệ thứ sáu HBM4, trong khi một số chuyên gia trong ngành thiết bị cho rằng tốc độ mở rộng sản xuất chậm hơn dự kiến, một số đơn hàng thiết bị bổ sung dự kiến trong năm nay có thể bị hoãn đến năm sau.Các chuyên gia trong ngành thiết bị cho biết, một số thiết bị dự kiến giao trong nửa cuối năm nay đã có dấu hiệu trì hoãn, và kế hoạch đơn hàng tiếp theo vẫn chưa được xác định rõ. Một người giấu tên cho biết, một số thiết bị dự kiến đưa vào sử dụng trong năm nay có thể sẽ được chuyển sang năm sau, và vẫn chưa có dữ liệu xác nhận xem các thiết bị đã giao có hoạt động hết công suất hay không. Kế hoạch đầu tư liên quan đến HBM4 trong năm tới vẫn chưa được truyền đạt cụ thể cho một số đối tác, đơn hàng năm nay đã hoàn thành về cơ bản, nhưng chưa thấy tín hiệu rõ ràng về việc tăng hoặc giảm đầu tư. Báo cáo cho biết, mối liên hệ trực tiếp giữa lịch trình đầu tư thiết bị và vấn đề chất lượng sản phẩm vẫn chưa được xác nhận.Nhà nghiên cứu của Đại Tín Chứng Khoán, Liu Henggen, cho rằng lo ngại về việc khách hàng chính gặp vấn đề chất lượng HBM4 dẫn đến hiệu suất thấp hơn dự kiến là quá mức, có thể đã xuất hiện một số vấn đề ở giai đoạn sau, nhưng khó có thể coi đó là rủi ro không thể giải quyết, và cũng chưa đến giai đoạn thảo luận về bồi thường không tốt. Cũng có ý kiến trong ngành cho rằng, trong bối cảnh giá bộ nhớ chung tăng, một số đầu tư HBM có thể sẽ chuyển sang bộ nhớ chung. SK Hynix dự kiến sẽ ưu tiên đưa thiết bị sản xuất DRAM vào phòng sạch đầu tiên tại nhà máy wafer Y1 ở Yongin, ngành công nghiệp dự đoán dây chuyền sản xuất ban đầu sẽ sử dụng quy trình 10 nanomet thế hệ thứ sáu 1c, và công suất mới sẽ được phân bổ ưu tiên cho DRAM chung. Cũng có quan điểm cho rằng, chỉ dựa vào sự thay đổi lịch trình của một số thiết bị giai đoạn sau là chưa đủ để xác định việc sản xuất hàng loạt HBM4 bị cản trở, SK Hynix đã cung cấp mẫu HBM4 16 lớp cho các khách hàng chính.

Công ty chip lưu trữ Trung Quốc Trường Tân Lưu Trữ (CXMT) cho biết họ đã đạt được những tiến bộ quan trọng trong một cấu trúc lưu trữ mới. Samsung Electronics và SK Hynix cũng đang thúc đẩy các cấu trúc tương tự để tăng cường mật độ lưu trữ. Tổng giám đốc Công ty Tào Khán Vũ đã phát biểu tại một sự kiện ngành ở Thượng Hải rằng Trường Tân Lưu Trữ dự kiến sẽ ra mắt sản phẩm bộ nhớ máy chủ mới dựa trên cấu trúc này trước cuối năm 2026, thông tin này được lấy từ tuyên bố của công ty.Cấu trúc này có thiết kế 4F², tức là mỗi đơn vị lưu trữ chiếm diện tích 4F², trong đó F là chiều rộng đường dẫn tối thiểu của bán dẫn. Công ty cho biết, thiết kế transistor độc quyền này có thể cải thiện mật độ lưu trữ và hiệu suất bằng cách chứa nhiều đơn vị lưu trữ hơn trên một chip đơn. Hiện tại, DRAM thương mại chủ yếu sử dụng cấu trúc đơn vị 6F².

IT Nhà dẫn nguồn từ Money Today ngày 8 tháng 10, cho biết bộ phận trải nghiệm di động (MX) của Samsung Electronics đã lên kế hoạch cắt giảm sản lượng smartphone, với mức giảm cao nhất lên tới 30% trong quý 4 năm 2026. Nhiều nguồn tin trong ngành IT cho biết bộ phận MX của Samsung đã thông báo cho nhiều đối tác yêu cầu giảm lượng cung cấp sản phẩm từ 20% đến 30%. IT Nhà lưu ý rằng văn bản gốc không làm rõ 30% này là so với quý trước, năm trước, hay so với sản lượng dự kiến trước đó.Về sản lượng, Samsung Electronics ban đầu dự kiến dựa vào các sản phẩm mới như Galaxy Z Fold8 để sản xuất lên tới 270 triệu chiếc smartphone trong cả năm. Sau khi cắt giảm mạnh trong quý 4, sản lượng cuối cùng trong cả năm dự kiến sẽ giảm xuống chỉ hơn 200 triệu chiếc, mức giảm vượt quá dự đoán ban đầu của thị trường. Dữ liệu IDC cho thấy, trong quý 1 và quý 2 năm nay, lượng smartphone xuất xưởng lần lượt là 62,4 triệu chiếc và 62,7 triệu chiếc, trước đó dự đoán lượng xuất xưởng trong quý 3 và quý 4 lần lượt là 59 triệu chiếc và 52 triệu chiếc, quý 4 giảm khoảng 12% so với quý 3.Money Today báo cáo rằng giá bộ nhớ tăng là yếu tố chính thúc đẩy việc cắt giảm sản xuất. Dữ liệu từ TrendForce cho thấy, trong quý 2 năm nay, giá bán của DRAM tiết kiệm năng lượng cho smartphone (LPDDR5X) 12GB là từ 145 đến 146 USD, tăng 175% so với cùng kỳ năm ngoái. Báo cáo cũng cho biết, nhu cầu về trí tuệ nhân tạo đã đẩy giá bộ nhớ lên cao, dự kiến giá DRAM cho smartphone trong quý 3 sẽ tăng thêm khoảng 20%, có thể lên tới 180 USD. Các chuyên gia trong ngành IT cho biết, hiện tại doanh số bán smartphone của Samsung đã không còn lợi nhuận, việc cắt giảm sản xuất là chiến lược để duy trì lợi nhuận tổng thể.

Theo báo cáo của truyền thông vào ngày 29 tháng 9, Phó Chủ tịch điều hành của Samsung Electronics, Kim Taewoo cho biết: Dự kiến vào năm tới, HBM sẽ chiếm gần 30% tổng công suất wafer của các nhà sản xuất DRAM, hiện tại tỷ lệ này khoảng 20%. Ông cho biết, HBM và DRAM truyền thống đang cạnh tranh cho cùng một công suất wafer, việc mở rộng sản xuất HBM có thể sẽ gây áp lực lên nguồn cung DRAM truyền thống.TrendForce trước đó đã dự đoán, đến cuối năm 2027, ba nhà cung cấp HBM lớn nhất toàn cầu sẽ đầu tư vào wafer HBM khoảng 30% tổng đầu tư wafer DRAM, nhưng tính theo dung lượng lưu trữ chỉ có thể đóng góp khoảng 13% tổng nguồn cung DRAM. Ngoài ra, theo báo cáo của truyền thông vào ngày 20 tháng 9, Samsung đã bắt đầu sản xuất hàng loạt HBM4 vào tháng 2 năm nay, và vào tháng 5 đã cung cấp mẫu HBM4E 12 lớp cho các khách hàng bao gồm Nvidia; ngành công nghiệp dự đoán lượng wafer HBM trung bình hàng tháng của Samsung sẽ tăng từ khoảng 180.000 wafer năm nay lên khoảng 250.000 wafer vào năm tới.TrendForce cũng cho biết vào cùng ngày, nhu cầu máy chủ AI vẫn tiếp tục, HBM và DRAM thông dụng sẽ vẫn chia sẻ công suất quy trình tiên tiến hạn chế, nguồn cung lưu trữ vào năm 2027 sẽ duy trì tình trạng căng thẳng, và đã điều chỉnh dự báo giá HBM năm 2027, dự kiến giá bán trung bình hỗn hợp sẽ tăng 121% so với năm trước. Do nguồn cung hạn chế và chi phí hệ thống tăng, HBM 8 lớp dự kiến sẽ trở thành giải pháp ưu tiên được nhiều nhà sản xuất đánh giá vào năm 2027, với giá bán mỗi Gb sẽ cao hơn khoảng 10% đến 20% so với sản phẩm 12 lớp.

Báo cáo của nhật báo Trung ương Hàn Quốc cho biết, bản tuyên bố của một người có xuất thân từ bộ phận Samsung Electronics, cựu người phụ trách đầu tư thiết bị của Changxin Memory Technologies (CXMT) cho thấy, cựu CEO của CXMT, Vương Ninh Quốc, đã triệu tập người này cùng với đội ngũ Hàn Quốc từ tháng 10 đến tháng 12 năm 2016, yêu cầu mang về kế hoạch công thức quy trình (PRP) và thông tin thiết bị của Samsung Electronics, và nói rằng nếu không mang về sẽ báo cáo chính phủ Hàn Quốc, đồng thời cảnh báo rằng có người xác minh mối quan hệ, không được nói dối. Người này cho biết lúc đó cảm thấy sợ hãi. Báo cáo cho biết, ban lãnh đạo CXMT đã sử dụng "Hoàng Sơn" làm mã cho Samsung Electronics.Sau 28 năm làm việc tại Samsung Electronics, người này gia nhập CXMT, bị cáo buộc tiết lộ và sử dụng trái phép quy trình DRAM 18 nanomet mà Samsung đã đầu tư 1.6 triệu tỷ won, là quy trình phát triển đầu tiên trên thế giới, đã bị truy tố, và vào tháng 4 năm nay bị tuyên án 7 năm tù giam trong phiên tòa sơ thẩm, hiện đang trong giai đoạn phúc thẩm. PRP bao gồm khoảng 600 bước quy trình sản xuất DRAM, thiết bị, giá trị điều kiện và công ty thiết bị cùng với mẫu mã. Một kỹ sư thiết kế quy trình của Samsung, Park, đã chép tay nội dung liên quan vào 12 trang ghi chú và mang ra ngoài vào tháng 9 năm 2016, hiện đang trong tình trạng thông báo đỏ của Tổ chức Cảnh sát Hình sự Quốc tế.Trong phiên tòa, người này tuyên bố rằng khi giao tiếp với phía Trung Quốc đã có ý kiến rằng nếu không thể sản xuất 18 nanomet thì sẽ không cung cấp đầu tư cho CXMT, và cho biết sau đó biết rằng đối phương từ đầu đã muốn có công nghệ này, CXMT ban đầu không có kế hoạch phát triển độc lập. Sự ép buộc trên xảy ra trước khi chuẩn bị cho cuộc họp xin đầu tư. CXMT được thành lập vào năm 2016 với vốn đầu tư 14.4 tỷ nhân dân tệ từ chính quyền thành phố Hợp Phì, đã khoảng 10 năm không có lợi nhuận, năm ngoái lần đầu tiên có lãi hàng năm, lợi nhuận ròng đạt 7.1 tỷ nhân dân tệ.

Theo báo cáo của ZDNet Korea ngày 28 tháng 9, Samsung Electronics đang tăng tốc xây dựng dây chuyền sản xuất đầu tiên (Ph1) tại khu công nghiệp P5 ở Bình Châu, và đang thảo luận với các nhà cung cấp thiết bị chính về việc chuyển thiết bị Ph1 từ kế hoạch ban đầu vào quý 3 năm sau lên quý 2 năm sau. P5 là cơ sở sản xuất bán dẫn thế hệ tiếp theo với mục tiêu đi vào sản xuất vào năm 2028, và đã bắt đầu xây dựng phòng sạch Ph1 vào quý 3 năm nay.Samsung Electronics trước đó đã đẩy nhanh việc hoàn thành xây dựng phòng sạch P5 Ph1 từ đầu năm sau xuống khoảng 6 tháng, do đó việc đưa thiết bị vào dự kiến sẽ diễn ra vào khoảng quý 3 năm sau. Các chuyên gia trong ngành cho biết, thời gian bắt đầu chuyển thiết bị dự kiến sẽ được đẩy lên từ tháng 7 đến tháng 8 năm sau xuống khoảng tháng 5 đến tháng 6 năm sau; một số người khác cho biết, Samsung thậm chí đã đề xuất giao thiết bị vào quý 1 năm sau, lưu trữ tạm thời tại các địa điểm khác, cho thấy ý định đầu tư sớm của họ rất mạnh mẽ.Cuộc thảo luận về đầu tư giai đoạn thứ hai của P5 (Ph2) cũng đang được tiến hành. Hiện tại, Ph1 có khả năng được xây dựng cho dây chuyền sản xuất DRAM và HBM, trong khi Ph2 có khả năng được xây dựng cho dây chuyền sản xuất NAND tiên tiến bao gồm thế hệ thứ mười (V10). Các chuyên gia trong ngành thiết bị cho biết, đơn đặt hàng chính thức vẫn chưa được phát hành, nhưng Samsung đã thảo luận với các đối tác để xây dựng Ph2 thành dây chuyền sản xuất NAND, và do chu kỳ giao hàng thiết bị dài, yêu cầu chuẩn bị sẵn các linh kiện liên quan. Các báo cáo cho thấy, các công ty công nghệ lớn trên toàn cầu đang tăng cường đơn hàng DRAM và NAND hiệu suất cao cho cơ sở hạ tầng AI, trong khi năng lực sản xuất của các công ty lưu trữ như Samsung bị hạn chế. Trong cuộc gọi hội nghị về kết quả kinh doanh quý 2 vào tháng 7, Samsung đã cho biết rằng nhu cầu không được đáp ứng trong năm nay sẽ kéo dài đến năm sau, và tình trạng thiếu hụt cung sẽ nghiêm trọng hơn năm nay, và dự kiến tình trạng thiếu hụt sẽ kéo dài đến năm 2028.

Cơ quan phân tích bán dẫn Kernel Insight: Nhu cầu trí tuệ nhân tạo thúc đẩy giá DRAM duy trì ở mức cao lịch sử, giá trị bán hàng trên mỗi đơn vị diện tích của DRAM công nghệ mới nhất đã vượt quá giá wafer N2, N3 của TSMC. Cơ quan này ước tính giá wafer 300mm N3 của TSMC là 20.000 USD, N2 là 30.000 USD, tương đương với giá danh nghĩa khoảng 0.283 USD và 0.424 USD mỗi mm vuông, chưa tính đến tổn thất biên, tổn thất cắt và tỷ lệ sản phẩm tốt và khuyết tật.Theo tính toán mỗi Gb 1.50 USD và mật độ bit thế hệ, DRAM 1y là 0.329 USD mỗi mm vuông, 1z là 0.410 USD, 1b là 0.654 USD, cao hơn N2 hơn 50%. Quy trình công nghệ 10nm được thu nhỏ dần theo thứ tự 1y, 1z, 1a, 1b. Giá mỗi Gb nêu trên giả định gần với giá giao ngay, dữ liệu từ DRAMeXchange cho thấy, vào ngày 21 tháng 9, giá trung bình giao dịch của chip 16Gb DDR5 eTT là 24.80 USD, tương đương khoảng 1.55 USD mỗi Gb.Có sự khác biệt trong cách so sánh. Số liệu của TSMC là giá mà khách hàng trả cho dịch vụ gia công wafer, số liệu DRAM là tổng tiềm năng doanh thu từ việc bán sản phẩm hoàn chỉnh, và chưa tính đến chi phí đóng gói tiên tiến; giá cung cấp thực tế của TSMC sẽ thay đổi theo khối lượng đơn hàng và hợp đồng. Chỉ số DRAM dựa trên giá giao ngay nhỏ, khác với giá hợp đồng dài hạn của Samsung Electronics, SK Hynix, Micron. Giá giao dịch cố định không công khai gần đây đã tăng mạnh, nếu chưa phản ánh hoàn toàn vào giá giao ngay, mức độ dẫn đầu về giá wafer của các nhà sản xuất bộ nhớ có thể còn lớn hơn.

Theo báo cáo từ ZDNet Korea, Samsung Electronics đã điều chỉnh chiến lược DRAM thế hệ tiếp theo, đưa B1b, trước đây được phát triển dưới dạng dự án, vào lộ trình chính thức và đặt tên là DRAM D0a đầu tiên dưới 10 nanomet. Trước đây, D0a chỉ đề cập đến DRAM transistor thẳng đứng, hiện sản phẩm này được phân loại riêng là D0a-V. Việc đổi tên này nhằm tăng tốc độ đưa công nghệ đóng gói tiên tiến vào DRAM thông dụng.B1b sẽ sản xuất các đơn vị lưu trữ và mạch điều khiển xung quanh trên các wafer khác nhau rồi sau đó kết nối lại, sử dụng phương pháp kết nối hỗn hợp wafer với wafer, kết nối trực tiếp qua đồng. Hiện tại, DRAM thương mại đã có là 1c, tức là thế hệ thứ 6 ở mức 10 nanomet, độ rộng khoảng 11 đến 12 nanomet; thế hệ tiếp theo 1d là thế hệ thứ 7 ở mức 10 nanomet, độ rộng khoảng 10 đến 11 nanomet, được coi là sản phẩm 10 nanomet cuối cùng về mặt thực tế, độ rộng liên quan thuộc về thuật ngữ tiếp thị chứ không phải kích thước vật lý thực tế. Transistor thẳng đứng có thể sắp xếp transistor bên trong đơn vị theo chiều dọc, giảm diện tích đơn vị từ 6F² xuống 4F², nhưng cần phải đối mặt với việc khắc tỉ lệ cao và dòng rò, độ khó phát triển cao hơn. Kết nối hỗn hợp wafer với wafer đã được ứng dụng sản xuất hàng loạt trong cảm biến hình ảnh CMOS và NAND xếp chồng cao.Samsung Electronics đang đánh giá việc sử dụng B1b cho bộ nhớ băng thông cao thế hệ thứ 8 HBM5. HBM5 dự kiến sẽ được sản xuất hàng loạt vào khoảng năm 2029, với mục tiêu tăng tốc độ hoạt động hơn 50% so với HBM4E. Ngành công nghiệp ước tính, DRAM D0a dựa trên B1b sẽ thương mại hóa nhanh nhất sau khoảng hai năm, lịch trình đầu tư sản xuất cụ thể có thể được xác định vào giữa năm sau.

Giám đốc toàn cầu về đầu tư vĩ mô của Fidelity, Jurrien Timmer, đã cho biết trên nền tảng X rằng giao dịch trong lĩnh vực AI đã ở trạng thái "tiền chết" hơn ba tháng, với chi tiêu cho token và tỷ lệ thuê GPU đều giữ nguyên hoặc giảm, chỉ có giá bộ nhớ (DRAM) tiếp tục tăng.Timmer cho rằng, AI sẽ thay đổi cuộc sống trong dài hạn và có thể giải phóng kỳ tích năng suất, nâng cao giới hạn tốc độ kinh tế không lạm phát đến mức đủ để duy trì mức nợ toàn cầu bền vững. Nhưng trước đó, việc xây dựng hiện tại là lạm phát, và lợi tức từ hàng nghìn tỷ đô la đầu tư vào sức mạnh tính toán vẫn chưa chắc chắn, nhu cầu về vốn cổ phần doanh nghiệp và nợ đang tăng với tốc độ 3,3 nghìn tỷ đô la.

Nguồn cung bộ nhớ toàn cầu tiếp tục thiếu hụt nghiêm trọng, ứng dụng AI và điện toán đám mây đã thúc đẩy nhu cầu và giá cả của DRAM và NAND Flash. Hai nhà sản xuất bộ nhớ lớn của Trung Quốc, Yangtze Memory Technologies và Changxin Memory Technologies, sẽ phá vỡ thế cân bằng hiện tại.Yangtze Memory Technologies sẽ bắt đầu thử nghiệm sản xuất LPDDR5 DRAM vào cuối năm 2026, trong khi Changxin Memory Technologies sẽ chuyển từ DRAM sang NAND Flash. Ngành công nghiệp dự đoán hai công ty sẽ đối đầu trực tiếp vào năm 2028. Yangtze Memory Technologies đã hoàn thành phát triển 3D NAND 294 lớp bằng công nghệ Xtacking, Samsung sẽ ký thỏa thuận cấp phép bằng sáng chế với công ty này vào năm 2025, bắt đầu áp dụng các bằng sáng chế liên quan từ thế hệ V-NAND thứ 10.Kế hoạch giai đoạn ba của Yangtze Memory Technologies sẽ bắt đầu sản xuất vào cuối năm 2026, với công suất ban đầu khoảng 25.000 tấm DRAM, hoàn thành giai đoạn tăng trưởng vào năm 2027, nhắm đến LPDDR5, và có kế hoạch mở rộng sản xuất cũng như HBM, 3D DRAM trong tương lai. Changxin được cho là sẽ thiết lập dây chuyền nghiên cứu và sản xuất NAND tại Bắc Kinh, dự kiến sẽ bắt đầu sản xuất hàng loạt sớm nhất vào năm 2028 đến 2029.

Theo báo cáo của TechPowerUp, nhà sản xuất DRAM Trung Quốc Changxin Storage (CXMT) dự kiến đến cuối năm 2026, công suất sản xuất wafer DRAM hàng tháng sẽ đạt khoảng 350.000 wafer, trong khi Micron ước tính khoảng 375.000 wafer trong cùng thời gian. Thời gian xây dựng phòng sạch của Changxin Storage khoảng 12 tháng, ngắn hơn so với thời gian thông thường của ngành là từ 21 đến 24 tháng.Do bị Mỹ trừng phạt không thể nhận được EUV, Changxin Storage sử dụng công nghệ khắc DUV cũ hơn và công nghệ đa hình. Công ty đã bắt đầu xuất xưởng chip 16 Gb DDR5 với tốc độ 8000 MT/s, diện tích chip 67 mm², mật độ 0.239 Gb/mm², đơn vị G4 nhỏ hơn G3 20%. Mô-đun 24 Gb được sản xuất hàng loạt với tốc độ khoảng 6000 MT/s, mô-đun LPDDR5X-10667 (12 Gb và 16 Gb) cũng đã được sản xuất hàng loạt. Chính phủ Trung Quốc đang khuyến khích Changxin Storage chuyển giao IP DRAM cho các nhà sản xuất trong nước như JHICC, Swaysure và công ty con Changjiang Storage XMC.

Tin tức từ Jie Mian News cho biết, Apple đã chấp nhận báo giá chip lưu trữ của Samsung Electronics cho quý 1 năm 2027: DRAM gần 2.0 USD /Gb, NAND flash gần 0.33 USD /Gb, tăng 30%-40% so với báo giá quý 3 năm nay.Jie Mian News đã xác minh thông tin này với Apple, nhưng chưa nhận được phản hồi tính đến thời điểm bài viết được phát hành.