パッケージング

三星電機とクアルコムは、2.1Dパッケージ用の有機ブリッジ技術を共同開発しており、関連する開発と検証は1年以上行われています。有機ブリッジはインテルのEMIBで使用されるシリコンブリッジに似ていますが、有機材料を使用し、基板プロセスで製造され、同一パッケージ内の複数の半導体チップを接続するために使用されます。三星電機は、溝のあるFC-BGA基板に有機ブリッジを埋め込み、クアルコムチップを接続し、性能と信頼性を評価しています。クアルコムは、これをデータセンターの大規模な多チップ半導体に使用することを検討しており、2024年10月に関連特許を申請しました。三星電機は、他の多くの顧客とも並行してこの技術を開発しています。有機ブリッジの目標は、5層から7層の再配線層で、線幅と間隔は1.5から2ミクロン、ビアは4から5ミクロンで、チップ間のパターン密度は1ミリメートルあたり500から1000個に達します。三星電機は、自社で試作したサンプルを評価し、外部供給の評価も行い、三星電子のウェーハファウンドリと協力してパッケージ評価を行っています。

SKハイニックスは9日、次世代メモリ3D DRAM半導体の開発においてファウンドリプロセスを活用できると発表しました。前日、同社は利川園区のSupexセンターで開催された2026 SKハイニックス未来フォーラムにおいて、副社長のキム・ギョンフンとソン・ハヨンが3D DRAMの主要技術方向について発表しました。これには、DRAM周辺回路にロジックファウンドリプロセスを採用すること、データバス帯域幅を最大化すること、超短距離伝送などが含まれます。3D DRAMは、従来の平面に配置されたメモリセルを垂直に積み重ねて集積度を向上させる次世代DRAMです。二人は、この技術を実現するためには設計や発熱の問題に加え、微細相互接続、ボンディング、プロセス統合などのパッケージング分野の課題も解決する必要があると述べました。前工程と後工程のパッケージング、ファウンドリとメモリ技術の境界が近づく中で、既存の分野を超えた共同最適化がより重要になるとしています。ソン・ハヨンは、3D技術がウェーハ工場とパッケージングの技術的境界を変えていると述べ、先進的なパッケージング技術の革新と共に、既存の分野を超えた最適化と新しい協力体制を構築する必要があると提案しました。同テーマで発表した高麗大学のシン・チャンファン教授は、3D DRAMは単にチップを垂直に積み重ねるだけでなく、メモリとロジックの境界を打破する技術であると述べました。デバイスの微細化が限界に近づく中で、システムとメモリ間のデータ移動による時間と消費電力の増加が避けられないため、3D技術への移行は不可避であり、人工知能を活用して材料、デバイス、パッケージング、アーキテクチャの4つの分野の3D統合設計フレームワークを提案しました。SKハイニックスの社長クォク・ルは、過去のメモリ市場は誰がより速く走るかの直線道路のようだったが、今は常に変化するカーブのようであり、内部能力に加えて外部環境の変化の速度と方向を把握し、柔軟に適応することも重要であると述べました。

力成、京元電及矽格の8月の売上は、前年同月比で増加し、力成と矽格は2ヶ月連続で歴史的な新高を更新しました。力成の8月の合併売上は855.8億新台湾ドルで、前月比3.48%、前年同月比24.46%の増加となり、7月に初めて800億ドルを突破し歴史的な新高を記録した後、8月に再び記録を更新しました。前八ヶ月の累計売上は612.58億ドルで、前年同月比30.83%の増加です。京元電の8月の売上は408億ドルで、前月比2.23%、前年同月比31.58%の増加となり、前八ヶ月の累計売上は294.04億ドルで、前年同月比35.53%の増加です。矽格の8月の売上は20.7億ドルで、前月比で約3%、前年同月比で約29%の増加となり、前八ヶ月の累計売上は152.6億ドルで、前年同月比で20%以上の増加です。力成の今年の主な成長源は、メモリ封止テストの需要の回復です。力成は以前、第三四半期の売上が一桁の季節的増加を示すと予想しており、第四四半期には第三四半期を上回る可能性があるとしています。メモリの受注の動きは年末まで続く見込みで、来年初めの市場状況は良好です。メモリ本業に加えて、先進的な封止が次の段階の重点となり、パネルレベルの封止は米系顧客に採用され、P11工場の生産能力は顧客によって確保され、2027年中にASICとHBMのAIチップの量産段階に入る計画です。京元電は近年、高度なテスト能力を積極的に拡充しており、AI関連製品は運営を押し上げる重要な力となっています。AI GPU、ASICおよび高速計算チップのテスト需要は依然として主要な成長源です。矽格は、AIおよび高速相互接続の需要が強力であり、CPU、GPU、ASICおよびAIアクセラレーターなどの高性能計算チップの需要が増加していると指摘しています。矽格は2月に新たに購入した湖口工場のクリーンルームの設置を完了し、7月に量産を開始し、現在の生産はその工場の総生産能力の40%に達し、徐々に海外顧客の新たな需要を受け入れています。

中国封测龍頭長電科技は9月7日に、非公開株式発行を通じて最大65億元人民元（約9.68億ドル）を調達する計画を発表しました。これはAIチップの先進的なパッケージング能力の拡張および関連技術の研究開発に使用されます。今回の資金調達は、AI計算チップ向けの高密度システムレベルパッケージング、ウェーハレベルパッケージングなどの生産ラインの構築に主に投資され、NVIDIAやAMDなどの顧客からの注文需要に対応します。長電科技は、AIチップがパッケージング技術に対して帯域幅と熱管理の要求を大幅に引き上げていると述べており、現在の生産能力はほぼフル稼働しています。現在、この資金調達計画は株主総会および規制機関の承認を得る必要があります。

DIGITIMESの報道によると、Semicon Network Summit 2026で業界代表は、シリコンフォトニクス産業のボトルネックが材料からパッケージング精度と異種集積に移行したと指摘しました。MarvellのCTOは、銅相互接続が物理的限界に近づいており、エンドツーエンドの光相互接続は避けられないと述べました。TNO/Holst Centreは、CPOの真の課題はLiNbO3、InPなどの光学材料をCMOSプラットフォームと統合することにあると指摘しました。TSIAは、パッケージング段階でマイクロメートル単位の光ファイバーの整列精度が求められていると述べ、台湾はチップとパッケージングの分野で世界的な優位性を持っているとしています。TNOはさらに、パネルレベルのパッケージングが台湾の重要な機会であり、大型ガラス基板の処理経験を活かしてデータセンターの光相互接続の大規模な需要を支えることができると指摘しましたが、Chip-to-Wafer接合装置などには依然として技術的なギャップが存在しています。Marvellは、同社のシリコンフォトニクスチップが台湾のサプライチェーンへの依存度が高まっていると述べました。

材料業界の情報筋によると、9月2日、台積電は短期的に従来の微凸ブロック技術を使用し続ける見込みであり、混合接合ではなく、高帯域幅メモリ（HBM）とAIアクセラレーターの先進パッケージングに使用されるとされています。関連材料の開発サイクルを考慮すると、より細かい間隔の微凸ブロックはHBM4の後期およびHBM5の初期まで使用される見込みです。台積電は材料および設備のパートナーに対し、約5ミクロン級のブロックの接合および底部充填ソリューションの開発を要求しており、韓国と日本のサプライヤーは開発を開始しており、5μm級ブロックの量産は2028年下半期に始まると予想されています。現在、第三世代拡張HBM、すなわちHBM3Eのブロックの高さは約15～25μmで、HBM4は約10μmに近づいています。日本の材料サプライヤーは、15μm以下の品質を保証するのが難しいと以前に述べています。ブロックを短縮し、細化する理由は、HBMキューブの高さ制限およびより高い相互接続密度の要求によるものです。JEDECはHBMスタッキングの最大高さを775μmと規定しています。台積電の先進CoWoSパッケージングでは、GPUとメモリサプライヤーが組み立てたHBMスタッキングが微凸ブロックを介してシリコン中間層に取り付けられ、16層のDRAMチップスタッキングはSK hynixや三星電子などによってHBMパッケージ内で完成されています。第一世代および第二世代のHBMは、より大きなはんだ凸ブロックを使用しており、微凸ブロックはHBM3世代頃から主流となりました。SK hynixはMR-MUFプロセスを使用し、三星電子はTC-NCFを使用しています。混合接合は、直接接合された銅パッドを介してより薄く、より密な相互接続を実現できます。台積電はSoICプラットフォームでロジックチップのスタッキングに使用していますが、HBMは依然として微凸ブロックで中間層に接続されています。

Appleの初の2ナノM6チップが正式に登場し、12コアCPU、12コアGPU、そしてデュアル16コア神経ネットワークエンジンを搭載しています。統一メモリ帯域幅は最大毎秒170GBに達し、最初に新型Mac miniに搭載されます。このチップはTSMCの2ナノプロセスで製造され、初めて環状ゲート（GAA）ナノシートトランジスタを採用し、世界で初めて登場する消費者向け2ナノチップです。サプライチェーンは今後の高性能Mシリーズのパッケージングアーキテクチャに注目しています。前世代のM5 Pro、M5 MaxのFusion ArchitectureおよびM5 Ultraの4チップ設計から推測すると、Appleのチップは単一の大型ダイからモジュール化に移行しています。将来的にはM6 Pro、Max、またはUltraがSoIC-MH、WMCMなどの先進的なパッケージングニーズを向上させ、SoIC-MHで相互接続密度を高め、WMCMでロジック、LPDDRメモリ、高速I/Oを統合することが期待されています。TSMCは積極的に生産拡大に備えており、竹南AP6はSoICの主要生産拠点、龍潭AP3はWMCMにアップグレードされ、嘉義AP7は関連する生産能力を引き受けます。法人はWMCMの月産能力が2026年末までに約6万枚、2027年には12万枚を超えると予測しています。設備メーカーの弘塑、均華、印能および材料メーカーの長興、新応材、永光などが恩恵を受ける見込みです。

経済日報の報道によると、台積電の先進パッケージングCoWoSの生産能力は需要に追いついておらず、業界では後工程の一部の注文がインテル傘下のマレーシア工場に流出しているとのことです。インテルは一部の生産能力を使ってパッケージングを支援し、共同の大口顧客にサービスを提供し、過去のエコシステム競争の慣例を打破しています。台積電の会長である魏哲家は、以前の説明会で台積電は前工程の先進パッケージングに集中しており、後工程の不足部分について「より多くの企業が生産能力を提供することを歓迎する」と述べ、共同顧客に柔軟な代替案を提供する意向を示しました。報道によると、先進パッケージングの生産能力のボトルネックは主に後工程の生産速度が前工程のプロセスを下回っていることにあり、CoWoSの生産能力のギャップが拡大し、注文が流出することを余儀なくされています。SemiAnalysis Chipbookのデータによれば、すでに約13億ドルのHBMがマレーシアに運ばれており、業界の分析ではインテルの現地工場は大規模なHBM統合能力を持っているとされています。インテルのCEOである陳立武は、EMIB-T技術が信頼性のある良品率を確保しており、CoWoSの生産能力不足の背景の中で「インテルは支援を提供できる独自の位置にある」と述べています。欣興、日月光投控、家登などの重複するサプライチェーンは同時に恩恵を受ける見込みであり、その中で欣興の株価は当日7%以上上昇しました。インテルのEMIB-T関連アプリケーションの目標は2027年の量産です。

台湾のメディアによると、インテルの次世代先進パッケージ技術 EMIB-T は厳しい歩留まりの課題に直面しています。ABF基板サプライヤーの欣興電子（Unimicron）は、7月29日の決算電話会議で、この技術は「まだ成熟していない」と述べ、3社のEMIB-T基板サプライヤー（欣興、揖斐電、新光電気）の2027年末の初回量産段階における歩留まり目標はわずか 50% であると報告しました。EMIB-Tはインテルが台積電のCoWoS-Lに対抗するための先進パッケージソリューションであり、シリコンブリッジを基板に直接埋め込む点が特徴で、シリコン中間層を使用しないため、基板サプライヤーが成功の鍵を握る重要な役割を果たします。グーグルの第9世代TPUは、2028年に量産される際にEMIB-Tパッケージを採用することが決定しており、メディアテックがチップの協調設計を担当しています。このチップが成功裏に量産されれば、出荷量はNVIDIAに挑戦する可能性があります。欣興電子は、顧客（インテル）が利益保証メカニズムを提供しており、たとえ歩留まりが良くなくてもサプライヤーが利益を確保できると述べ、50%の歩留まり目標を達成した後の利益率は会社の平均水準を上回るとしています。現在、EMIB-Tが2027年末までに量産目標を達成できるかどうかには大きな不確実性が残っています。