量産

AMDはIn Depth技術フォーラムでサーバープロセッサとチップ間相互接続レイアウトを発表しました。Veniceは台積電N2プロセスとCoWoS-L先進パッケージを採用し、高架ファンアウトブリッジ（EFB）を導入しています。今後、VeranoはN2Pプロセスを採用する予定です。AMDのサーバーアーキテクチャ責任者Mahesh Subramonyは、計算コアが増加するにつれて、チップ間でより多くのデータを転送する必要があり、EFBは短距離相互接続を通じて消費電力と遅延を低減すると述べました。AMDは、データセンターCPU市場の規模が2025年の約260億ドルから2030年には約2200億ドルに増加し、年平均成長率が50％を超えると予測しています。パッケージングの協力に関しては、日月光と矽品がウェハーレベルの2.5Dブリッジ相互接続の開発と検証に参加し、AMDと力成はパネルレベルのEFB相互接続の検証を完了しました。AMDは2026年5月に、台湾の産業システムに100億ドル以上を投資し、戦略的な協力と先進的なパッケージング能力を拡大すると発表しました。製品の進捗に関しては、Venice SP7プラットフォームが出荷され、企業市場向けのSP8は2027年上半期に供給される予定で、VeranoとVenice-Xは同年下半期に発売される予定です。関連するサーバープロセッサ製品は2027年の量産を目指しています。

11月10日、報道によると、日本政府の支援を受けているチップメーカーのRapidusは、当初の進捗に遅れをとっており、2028年3月までに先進的なチップの量産を計画通りに実現できない可能性がある。同社は、2ナノメートルチップの生産において重要なステップである静的ランダムアクセスメモリ（SRAM）ユニットを正常に動作するものとして製造することに成功しておらず、当初は今年の夏に完了する予定だったが、現在少なくとも数ヶ月遅れている。報道によれば、技術の進展に重大な遅れが生じた場合、日本政府のRapidusへの支援に影響を及ぼし、2032年に予定されている上場計画が遅れる可能性がある。Rapidusのスポークスマンは、同社が2027年度下半期に量産を開始する目標に向けて全力を尽くしていると述べ、技術開発の詳細は機密であるとした。

三星電子と SK ハイニックスは、来年の第2四半期から 8 層 HBM4 の量産と納品を開始し、NVIDIA に供給する予定です。関係者によると、NVIDIA は Rubin Ultra の NVL ラックスケールに基づいて 8 層 HBM4 を装備し、来年の中頃から 8 層 HBM4 の比率が大幅に増加する見込みです。

蓝思科技は、東莞松山湖園区のAIサーバー関連の生産能力が拡張を完了し、液冷散熱モジュール、高精度の精密ラック、および高速光相互接続の関連コンポーネントが北米の主要な計算力企業によって検証され、大規模な注文を取得したと発表しました。現在、量産の立ち上げ段階に入っています。また、同社はAIサーバーの需要を満たすために、光通信および精密金属加工能力の取得を通じて戦略的な配置を行っています。

マスク氏は、Gibbons Creek の Terafab プロジェクトの目標は 2028 年の第 3 四半期頃にチップの量産を実現することであり、2027 年の 5 月または 6 月に初のテストチップが正常に動作することを期待していると述べました。

テスラのCEO、イーロン・マスクは10月13日にソーシャルプラットフォームXで次のように述べました：一旦中国が特定の製品の製造方法を習得すると、その生産規模を拡大する能力は世界の他の地域の合計をしばしば上回ります。彼はリチウム電池と太陽光発電を例に挙げ、中国がこれらの分野でこの特性を示していると述べました。この発言は、メモリメーカーの長鑫存储に関する議論に応じたものです。投稿者のメルビンは、長鑫が無視できない競争相手であると考えていますが、新技術が安定して大規模量産を実現できるかどうかは、良率、コスト、信頼性に依存すると述べています。彼はまた、メモリの需要は依然として増加しており、生産能力の増加が市場での供給過剰を即座に意味するわけではないと指摘しました。メモリについて、マスクは約3年前、メモリは依然として利益率の低いコモディティであり、LPDDR5とLPDDR6は共通の基準で設計されており、中国は関連技術の問題を迅速に解決しているようだと述べました。マスクはまた、新世代の高帯域幅メモリアーキテクチャはさらに難攻不落であると指摘しました。もう一つの難題は、ロジックチップの下にSRAMの層を配置し、その上にRAMを三次元スタッキングし、同時にロジックチップの熱管理の問題を解決することです。凤凰网科技は公開情報を引用し、9月7日に長鑫存储がLPDDR6の量産を発表し、初めて小米18 Foldに商用利用され、容量は16GBで、JEDECのLPDDR6基準に準拠していると報じました。その後、長鑫は第5世代DRAMプロセスプラットフォームの量産を実現し、そのプラットフォームに基づく2つのLPDDR5X製品をスマートフォンやポータブル消費電子機器向けに発表し、単一チップの容量は前世代の同類製品に比べて50%向上しました。

ZDNet Koreaの9月28日の報道によると、Samsung Electronicsは平沢第5工場（P5）の初の量産ライン（Ph1）の建設を加速しており、主要設備メーカーとPh1の設備搬入目標を当初の来年の第3四半期から来年の第2四半期に前倒しすることを協議しています。P5は2028年の稼働を目指す次世代半導体生産拠点であり、今年の第3四半期にはPh1のクリーンルームの建設が始まりました。Samsung Electronicsは、当初来年初めに完成予定だったP5 Ph1のクリーンルームの建設を約6ヶ月前倒しし、そのため設備導入は来年の第3四半期頃になると予想されています。業界関係者によれば、設備搬入の開始時期は来年の7月から8月を来年の5月から6月頃に前倒しすることが検討されており、別の関係者はSamsungが来年第1四半期に先に設備を納入し、他の場所に一時保管することを提案したとも述べており、早期投資の意欲が強いことを示しています。P5の第2段階（Ph2）への投資議論も進行中です。現在、Ph1はDRAMおよびHBM生産ラインとして建設される可能性が高く、Ph2は第10世代（V10）を含む先進的なNAND生産ラインとして建設される可能性が高いです。設備業界の関係者は、正式な調達注文はまだ出されていないが、SamsungはパートナーとPh2をNAND生産ラインとして建設することを議論しており、設備の納入サイクルが長いため、関連部品を前もって準備するよう要求していると述べています。報道によれば、世界の大手テクノロジー企業はAIインフラ用の高性能DRAMおよびNANDの注文を増加させており、Samsungなどのストレージ企業は生産能力が限られています。Samsungは7月の第2四半期の業績電話会議で、今年満たされなかった需要は来年に持ち越され、来年の供給不足は今年よりも深刻になると述べており、供給不足は2028年まで続くと予想しています。

台積電 2 ナノメートル N2 の量産、半導体の先進プロセスが FinFET から GAA 世代に移行。法人は、プロセスの複雑さ、CMP 道数、ウェーハ監視頻度および材料仕様が同時に向上するにつれて、設備、CMP 消耗品、再生ウェーハおよび先進材料の需要が増加し、中砂、昇陽半、新応材、颂勝などのサプライチェーンが成長の機会を迎えると指摘している。台積電 N2 は nanosheet GAA を採用し、N3E と比較して、同じ消費電力での性能が 10%～15% 向上するか、同じ速度で 25%～30% の消費電力を削減し、チップ密度が 15% 以上向上する。中砂の最大顧客であるダイヤモンドディスク事業において、先進プロセスの割合は 63% に達し、N3、N2 はそれぞれ 22% を占め、1.4 ナノメートルも少量出荷されている；N3 が N2 に移行した後、CMP の内容価値は 10%～15% 向上する。昇陽半は 2026 年末に再生ウェーハの月産能力を 110 万～120 万枚に調整し、2026 年の資本支出予算は 48.2 億元に達し、2025～2029 年の再生ウェーハの拡張年複合成長率は 25%～30% に達すると予測されている。新応材の Rinse、BARC および EBR の三つのコア製品の出荷は N2 の生産能力が向上するにつれて四半期ごとに増加する見込みで、颂勝の上半期の半導体収益割合は 66% に達し、前年比約 25% 増加し、台積電関連の収益は前年比約 170% 増加している。

2026年の世界製造業大会で、ストレージチップメーカーの長鑫科技は第5世代技術プラットフォームの正式な量産を発表しました。紹介によると、長鑫科技はメモリアレイのアクティブエリアの半間隔を11.95ナノメートルにし、ストレージキャパシタの深さと幅の比率を45:1にし、コア動力エリアの高さを6762ナノメートルにまで下げました。第5世代プロセスプラットフォームのストレージ密度は大幅に向上しており、同等の条件下での各ウェハの出力は前世代プラットフォームに比べて50%以上の向上を見せています。このプラットフォームを基にした24GB LPDDR5X製品は正式な量産に入っており、国産の主流フラッグシップスマートフォンにも搭載されています。

テスラチームは9月16日に寧波に到着し、9月17日にロボット事業の量産審査の新たなラウンドを開始しました。この審査は、Optimusロボットの量産の独占性と一貫性を確認することを目的としており、2026年には約5万台のOptimusロボットをラインオフする予定です。

マイクロンは、サーバー向けの世界初の512GB DDR5 RDIMMメモリモジュールを展示し、最高9200 MT/sの動作速度を実現しています。AMDとIntelは、将来のプラットフォームに向けて検証を行っています。このモジュールは、シリコンビア垂直スタッキングDRAMチップを使用して容量を実現しており、24個のモジュールを搭載したサーバーメモリは最大12TBに達します。単一の512GBモジュールの定格消費電力は16Wで、4つの128GBモジュールの合計消費電力は44.2Wで、60％以上の削減を実現しています。マイクロンは、Spark SVMメモリ集約型分析シナリオにおいて、256GB DDR5と比較して最高1.4倍の性能向上を達成したと述べています。この製品は、マイクロンが今年初めにサンプルを提供した256GB DDR5 RDIMM（同様に最高9200 MT/s、1-gamma DRAMと3Dスタッキングを採用）を継承しており、2027年に量産を計画しており、価格はまだ発表されていません。

中科管理局は9日、台積電中科の拡張第2期1.4ナノ工場の建設が全面的に加速していることを確認しました。最初のP1工場は現在、鋼構造体が完成しており、来年4月には試運転が可能で、来年下半期には量産が見込まれ、当初の2028年の量産スケジュールよりも前倒しとなっています。台積電は中科管理局に対し、基地に2つの仮設オフィスを設置する申請を行っており、来年4月に同時に完成する予定で、最初のバッチとして5400人以上の運営および外部委託のスタッフが入居する見込みです。台積電中科第2期の先進プロセス新工場は昨年10月に着工し、4つの1.4ナノ工場を建設する計画で、約2000人の作業員が昼夜を問わず作業を進めています。P1工場は現在、床と外壁の施工を行っており、来年初めには工場の建設が完了する予定です。P2工場は基礎工事が始まっており、来年10月に完成予定で、2つの工場は来年順次量産が見込まれています。P3工場は建設許可を取得しており、P4工場は建設許可を申請中で、半年の差で建設を計画しています。P3は2028年第2四半期に完成予定で、P4は同年の第4四半期に完成予定です。P2工場が来年下半期に完成した後、さらに1000人の運営スタッフが追加され、全体の第2期4つの新工場の完成後の総従業員数は9000人から1万人になる見込みです。

台積電は9月8日、2030年からオランダのASMLが製造した極端紫外線（EUV）露光装置の新型「高NA」機を量産に採用することを発表しました。双方は同日、業界横断的な高NA機の改良作業を行うことも発表しました。ASMLはナノレベルの超微細回路を形成するためのEUV露光機の供給を独占しており、2023年12月からより細い回路を描画できる高NA機の出荷を開始します。インテルは高NA機を導入しており、台積電は以前、コストが高いなどの理由で量産の採用を延期していました。台積電とASMLは業界横断プロジェクトを開始し、回路の原版としての光マスクを現在の6インチ（約15センチメートル）から12インチの大型に変更し、それに対応する大型マスク用の高NA機および関連部品を開発します。2031年までに大型マスクの試作生産ラインを設立し、2033年までに大型マスクに対応する高NA機を先進的な半導体生産に投入できる状態にする計画です。主要な半導体製造業者やマスク企業などが参加に興味を示しています。高NA機はより細い回路を描画できますが、一度に描画できる面積は従来の機種の半分に減少し、大型チップ回路を描く際には複数回の露光が必要で、工程が複雑になり、コストが上昇します。光マスクの大型化により露光面積を拡大し、コストを削減できます。台積電の会長兼CEOである魏哲家は当日、業界全体の専門知識を集め、先進技術を広く利用可能にする技術革新を継続的に推進し、その利益を伝えていくと述べました。

彭博社の報道によると、UBSグループのアナリストは、今後10年間で中国の半導体製造能力が十分に速い進展を遂げることは難しいと予測しており、ASMLの最先端EUV露光技術を本当に代替できるソリューションを開発することができないとしています。UBSのアナリストは報告書の中で、「彼らが現在いる段階は、ASMLが2004年にいた段階に相当するようだ」と述べており、特に光源やレーザーサブシステムの分野における特許申請活動から見ると、中国の現在の技術成熟度は、ASMLがEUV装置の大規模生産を開始する前の15年のレベルに大体相当しています。UBSは同時に、中国が今後2〜5年以内に浸漬式DUV露光機の大規模量産能力を持つことが期待されると予測しています。浸漬式DUVはEUVほど先進的ではありませんが、依然としてチップ製造に不可欠な設備です。ASMLの浸漬式DUVの価格は約9000万ドルで、EUV装置は1台あたり2億ドルを超えます。中国はASMLの最大市場の一つですが、輸出制限の影響を受け、ASMLは中国にEUV装置を販売することが禁止されています。UBSは、良率や生産能力の差、規制の制約を考慮すると、中国の露光装置が海外で使用される可能性は低いと指摘しています。ASMLのスポークスマンはコメントのリクエストに応じていません。この報道はUBSアナリストの予測に基づいており、実際の進展は産業の動向に基づいています。

英偉達の上級ディレクター、Dion Harrisは現地時間の月曜日に、Groq 3 LPXラックが全面的な量産段階に入ったことを発表し、新しいクラウドサービスプロバイダーNebiusのデータセンターに展開される予定で、今年の後半に稼働する見込みです。この動きは、英偉達が昨年12月にGroqと約200億ドルの技術ライセンス契約を結んだ後、得られた技術が正式に商業化されることを示しています。複数のGroqの核心社員が英偉達に参加し、創業者のJonathan Rossが英偉達のチーフソフトウェアアーキテクトを務めています。英偉達はGroqチップの生産を加速し、顧客に製品を提供しており、低遅延推論の重要性を強調しています。今年3月に発表されたGroq 3 LPXはVera Rubinプラットフォームの推論アクセラレーターで、チップのダイ上に500メガバイトの高速SRAMを統合してメモリボトルネックを減少させています。各LPXラックは256個のGroq 3を統合でき、英偉達はベンチマークテストを引用して、毎秒3400トークンを処理できると述べています。このチップはサムスンによって製造されています。Harrisは、低遅延チップはGPUを置き換えるものではなく、異なるワークロードの各段階に適切なプロセッサを使用することを目的としており、クラウドサービスプロバイダーは遅延に敏感なユーザーに対してより高い料金プランを提供できると述べています。英偉達のCEO、黄仁勲は、プログラミングアプリケーション向けのデータセンターのスペースの約4分の1をGroqチップに割り当て、残りの部分はVera Rubinシステムを使用し、2027年までにBlackwellとVera Rubinの累計売上が1兆ドルに達することを見込んでいます。

Liberty Timesなどのメディアの報道によると、台積電はangstromレベルのA16（1.6nm）プロセスの開発と検証を完了し、2026年の第4四半期に大規模生産に入る予定です。このプロセスは、台積電の背面供電ネットワーク技術Super Power Rail（SPR）を採用しており、信号配線と電源配線を分離し、電源はウェハの背面に配置されているため、ボトルネックを減少させます。2nmプロセスと比較して、A16は計算速度を8%から10%向上させ、エネルギー消費を15%から20%削減し、チップ密度を8%から10%向上させるとされています。台積電は1.6nmプロセスを1.4nmへの移行ステップと見なしており、2028年に1.4nmの量産を開始することを目指しています。

韓国メディアZDNet Koreaの報道によると、サムスン電子は器興園区NRD-K 2号生産ラインの原定用途を、研究開発施設からウェーハ受託生産ラインに変更している。主な目標製品はNVIDIAのHBMに必要な2nmの基本チップである。この生産ラインは2028年下半期に稼働する予定で、「Send-Fab」モデルを採用し、他の量産ラインからウェーハを受け取り、特定の工程を受託生産する。NRD-Kはサムスン電子が将来の半導体技術を先取りするために建設した最先端の複合研究開発園区で、総投資額は約20兆ウォンであり、3つの生産ラインが計画されている。そのうち第1ラインは2024年末に完成予定である。今回の調整は、AIインフラ投資によるHBM需要の拡大に早期に対応することを目的としている。サムスンはカスタムHBMおよびHBM5において、性能優位を維持するために2nmプロセスを先行して適用する計画である。業界関係者は、NRD-K 2号ラインの規模は比較的小さく、Send-Fab形式での運用に適していると指摘している。しかし、生産ラインの稼働までには約2年の時間があり、最終的な用途は市場の状況に応じて再度調整される可能性がある。サムスンは以前、この生産ラインをDRAM生産に使用することを検討していたが、今月その計画が変更され、DRAMの生産能力は平沢園区により集中されることになった。設備の調達注文はまだ正式には出されていない。

DIGITIMES の報道によると、NVIDIA の次世代 AI プラットフォーム Feynman の量産目標は 2028 年下半期に設定されており、TSMC の A16 プロセスを採用し、SoIC 3D スタッキングおよび CPO 技術を導入する予定です。Rubin 世代は複数の小型チップと HBM の統合が主でしたが、Feynman はさらに 3D 小型チップ、SoIC および CPO の方向に進化しています。報道によれば、TSMC は関連する生産能力の構築を加速しており、当初は 2026 年末に SoIC の月産能力を 2 万枚とする計画でしたが、最新の目標は 2027 年末に 5 万枚に引き上げられました。TSMC の嘉義 AP7 と南科 AP8 の工場建設の進捗も加速しており、AP7 は 8 つの段階に分かれて計画されており、P1、P2 はすでに設備の設置に入っており、P3、P4 は建設許可を取得し、P5 から P8 は引き続き計画中です。この工場は、Apple 専用の WMCM を量産するだけでなく、今後は顧客の需要に応じて SoIC、CoPoS および CPO に関連する生産ラインを配置する予定です。NVIDIA は研究開発およびサプライチェーンのリソースを迅速に Feynman プラットフォームにシフトしており、TSMC の先進的なパッケージングの受注の外部効果は引き続き拡大しており、矽品は NVIDIA の CoWoS および CPO の受注を受ける主要な封止テスト工場となっています。NVIDIA Feynman プラットフォームの NVLink 相互接続帯域幅は 1 PB/s を突破する見込みで、Rubin Ultra の 520 TB/s からさらに向上しています。TSMC の COUPE 技術は SoIC を通じて EIC と PIC を 3D 統合し、光エンジンを形成し、光電変換を従来の回路基板からパッケージ構造内部に進めています。2026 年以来、NVIDIA は AI エコシステムに 400 億ドル以上を投資しており、モデル、ウェハ製造、データセンターおよび光通信などの分野をカバーしています。

台湾のメディアによると、インテルの次世代先進パッケージ技術 EMIB-T は厳しい歩留まりの課題に直面しています。ABF基板サプライヤーの欣興電子（Unimicron）は、7月29日の決算電話会議で、この技術は「まだ成熟していない」と述べ、3社のEMIB-T基板サプライヤー（欣興、揖斐電、新光電気）の2027年末の初回量産段階における歩留まり目標はわずか 50% であると報告しました。EMIB-Tはインテルが台積電のCoWoS-Lに対抗するための先進パッケージソリューションであり、シリコンブリッジを基板に直接埋め込む点が特徴で、シリコン中間層を使用しないため、基板サプライヤーが成功の鍵を握る重要な役割を果たします。グーグルの第9世代TPUは、2028年に量産される際にEMIB-Tパッケージを採用することが決定しており、メディアテックがチップの協調設計を担当しています。このチップが成功裏に量産されれば、出荷量はNVIDIAに挑戦する可能性があります。欣興電子は、顧客（インテル）が利益保証メカニズムを提供しており、たとえ歩留まりが良くなくてもサプライヤーが利益を確保できると述べ、50%の歩留まり目標を達成した後の利益率は会社の平均水準を上回るとしています。現在、EMIB-Tが2027年末までに量産目標を達成できるかどうかには大きな不確実性が残っています。